source: trunk/package/ltq-vmmc/patches/100-ifxmips.patch @ 25275

Last change on this file since 25275 was 25275, checked in by blogic, 5 years ago

[lantiq voice]

  • rename voice package
  • sync with lantiqs release
  • make it work on lantiq kernel
File size: 17.9 KB
  • src/drv_vmmc_access.h

    a b  
    2424#include "drv_mps_vmmc.h" 
    2525#endif 
    2626 
     27#if (LINUX_VERSION_CODE > KERNEL_VERSION(2,6,28)) 
     28#  define IFX_MPS IFXMIPS_MPS_BASE_ADDR 
     29#endif 
     30 
    2731/* ============================= */ 
    2832/* Global Defines                */ 
    2933/* ============================= */ 
  • src/drv_vmmc_bbd.c

    a b  
    10721072   IFX_uint8_t  padBytes = 0; 
    10731073#endif 
    10741074   IFX_uint16_t cram_offset, cram_crc, 
    1075                 pCmd [MAX_CMD_WORD]  = {0}; 
     1075                pCmd [MAX_CMD_WORD] 
     1076#if defined (__GNUC__) || defined (__GNUG__) 
     1077                   __attribute__ ((aligned(4))) 
     1078#endif 
     1079                   = {0}; 
    10761080 
    10771081   /* read offset */ 
    10781082   cpb2w (&cram_offset, &bbd_cram->pData[0], sizeof (IFX_uint16_t)); 
  • src/drv_vmmc_danube.h

    a b  
    1515*/ 
    1616 
    1717#if defined SYSTEM_DANUBE 
    18 #include <asm/ifx/ifx_gpio.h> 
     18#include <xway/xway.h> 
     19 
    1920#else 
    2021#error no system selected 
    2122#endif 
    2223 
    23 #define VMMC_TAPI_GPIO_MODULE_ID                        IFX_GPIO_MODULE_TAPI_VMMC 
     24#define VMMC_TAPI_GPIO_MODULE_ID             IFX_GPIO_MODULE_TAPI_VMMC 
    2425/** 
    2526 
    2627*/ 
    2728#define VMMC_PCM_IF_CFG_HOOK(mode, GPIOreserved, ret) \ 
    2829do { \ 
    29    ret = VMMC_statusOk; \ 
    30    /* Reserve P0.0 as TDM/FSC */ \ 
    31    if (!GPIOreserved) \ 
    32       ret |= ifx_gpio_pin_reserve(IFX_GPIO_PIN_ID(0, 0), VMMC_TAPI_GPIO_MODULE_ID); \ 
    33    ret |= ifx_gpio_altsel0_set(IFX_GPIO_PIN_ID(0, 0), VMMC_TAPI_GPIO_MODULE_ID); \ 
    34    ret |= ifx_gpio_altsel1_set(IFX_GPIO_PIN_ID(0, 0), VMMC_TAPI_GPIO_MODULE_ID); \ 
    35    ret |= ifx_gpio_open_drain_set(IFX_GPIO_PIN_ID(0, 0), VMMC_TAPI_GPIO_MODULE_ID);\ 
    36    \ 
    37    /* Reserve P1.9 as TDM/DO */ \ 
    38    if (!GPIOreserved) \ 
    39       ret |= ifx_gpio_pin_reserve(IFX_GPIO_PIN_ID(1, 9), VMMC_TAPI_GPIO_MODULE_ID); \ 
    40    ret |= ifx_gpio_altsel0_set(IFX_GPIO_PIN_ID(1, 9), VMMC_TAPI_GPIO_MODULE_ID); \ 
    41    ret |= ifx_gpio_altsel1_clear(IFX_GPIO_PIN_ID(1, 9), VMMC_TAPI_GPIO_MODULE_ID); \ 
    42    ret |= ifx_gpio_dir_out_set(IFX_GPIO_PIN_ID(1, 9), VMMC_TAPI_GPIO_MODULE_ID); \ 
    43    ret |= ifx_gpio_open_drain_set(IFX_GPIO_PIN_ID(1, 9), VMMC_TAPI_GPIO_MODULE_ID); \ 
    44    \ 
    45    /* Reserve P1.10 as TDM/DI */ \ 
    46    if (!GPIOreserved) \ 
    47       ret |= ifx_gpio_pin_reserve(IFX_GPIO_PIN_ID(1,10), VMMC_TAPI_GPIO_MODULE_ID); \ 
    48    ret |= ifx_gpio_altsel0_clear(IFX_GPIO_PIN_ID(1,10), VMMC_TAPI_GPIO_MODULE_ID); \ 
    49    ret |= ifx_gpio_altsel1_set(IFX_GPIO_PIN_ID(1,10), VMMC_TAPI_GPIO_MODULE_ID);\ 
    50    ret |= ifx_gpio_dir_in_set(IFX_GPIO_PIN_ID(1,10), VMMC_TAPI_GPIO_MODULE_ID); \ 
    51    \ 
    52    /* Reserve P1.11 as TDM/DCL */ \ 
    53    if (!GPIOreserved) \ 
    54       ret |= ifx_gpio_pin_reserve(IFX_GPIO_PIN_ID(1,11), VMMC_TAPI_GPIO_MODULE_ID); \ 
    55    ret |= ifx_gpio_altsel0_set(IFX_GPIO_PIN_ID(1,11), VMMC_TAPI_GPIO_MODULE_ID); \ 
    56    ret |= ifx_gpio_altsel1_clear(IFX_GPIO_PIN_ID(1,11), VMMC_TAPI_GPIO_MODULE_ID); \ 
    57    ret |= ifx_gpio_open_drain_set(IFX_GPIO_PIN_ID(1,11), VMMC_TAPI_GPIO_MODULE_ID); \ 
    58    \ 
    59    if (mode == 2) { \ 
    60       /* TDM/FSC+DCL Master */ \ 
    61       ret |= ifx_gpio_dir_out_set(IFX_GPIO_PIN_ID(0, 0), VMMC_TAPI_GPIO_MODULE_ID); \ 
    62       ret |= ifx_gpio_dir_out_set(IFX_GPIO_PIN_ID(1,11), VMMC_TAPI_GPIO_MODULE_ID); \ 
    63    } else { \ 
    64       /* TDM/FSC+DCL Slave */ \ 
    65       ret |= ifx_gpio_dir_in_set(IFX_GPIO_PIN_ID(0, 0), VMMC_TAPI_GPIO_MODULE_ID); \ 
    66       ret |= ifx_gpio_dir_in_set(IFX_GPIO_PIN_ID(1,11), VMMC_TAPI_GPIO_MODULE_ID); \ 
    67    } \ 
    6830} while(0); 
    6931 
    7032/** 
     
    7234*/ 
    7335#define VMMC_DRIVER_UNLOAD_HOOK(ret) \ 
    7436do { \ 
    75    ret = VMMC_statusOk; \ 
    76    ret |= ifx_gpio_pin_free(IFX_GPIO_PIN_ID(0, 0), VMMC_TAPI_GPIO_MODULE_ID); \ 
    77    ret |= ifx_gpio_pin_free(IFX_GPIO_PIN_ID(1, 9), VMMC_TAPI_GPIO_MODULE_ID); \ 
    78    ret |= ifx_gpio_pin_free(IFX_GPIO_PIN_ID(1,10), VMMC_TAPI_GPIO_MODULE_ID); \ 
    79    ret |= ifx_gpio_pin_free(IFX_GPIO_PIN_ID(1,11), VMMC_TAPI_GPIO_MODULE_ID); \ 
    8037} while (0) 
    8138 
    8239#endif /* _DRV_VMMC_AMAZON_S_H */ 
  • src/drv_vmmc_init.c

    a b  
    5252#include "ifx_pmu.h" 
    5353#endif /* PMU_SUPPORTED */ 
    5454 
     55#if (LINUX_VERSION_CODE > KERNEL_VERSION(2,6,28)) 
     56#  define IFX_MPS_CAD0SR IFXMIPS_MPS_CAD0SR 
     57#  define IFX_MPS_CAD1SR IFXMIPS_MPS_CAD1SR 
     58#  define IFX_MPS_CVC0SR IFXMIPS_MPS_CVC0SR 
     59#  define IFX_MPS_CVC1SR IFXMIPS_MPS_CVC1SR 
     60#  define IFX_MPS_CVC2SR IFXMIPS_MPS_CVC2SR 
     61#  define IFX_MPS_CVC3SR IFXMIPS_MPS_CVC3SR 
     62#endif 
    5563 
    5664/* ============================= */ 
    5765/* Local Macros & Definitions    */ 
  • src/drv_vmmc_init_cap.c

    a b  
    2222#include "drv_mps_vmmc.h" 
    2323#include "drv_mps_vmmc_device.h" 
    2424 
     25#if (LINUX_VERSION_CODE > KERNEL_VERSION(2,6,28)) 
     26#  define IFX_MPS_CHIPID_VERSION_GET   IFXMIPS_MPS_CHIPID_VERSION_GET 
     27#  define IFX_MPS_CHIPID               IFXMIPS_MPS_CHIPID 
     28#endif 
     29 
    2530/* ============================= */ 
    2631/* Configuration defintions      */ 
    2732/* ============================= */ 
  • src/mps/drv_mps_vmmc_common.c

    a b  
    1717/* Includes                      */ 
    1818/* ============================= */ 
    1919#include "drv_config.h" 
     20#include "drv_vmmc_init.h" 
    2021 
    2122#undef USE_PLAIN_VOICE_FIRMWARE 
    2223#undef PRINT_ON_ERR_INTERRUPT 
     
    3536#include "ifxos_interrupt.h" 
    3637#include "ifxos_time.h" 
    3738 
    38 #include <asm/ifx/ifx_regs.h> 
    39 #include <asm/ifx/ifx_gptu.h> 
     39#if (LINUX_VERSION_CODE > KERNEL_VERSION(2,6,28)) 
     40#  include <lantiq.h> 
     41#  include <irq.h> 
     42#  include <lantiq_timer.h> 
     43 
     44#  define ifx_gptu_timer_request    lq_request_timer 
     45#  define ifx_gptu_timer_start      lq_start_timer 
     46#  define ifx_gptu_countvalue_get   lq_get_count_value 
     47#  define ifx_gptu_timer_free       lq_free_timer 
     48 
     49#  define IFX_MPS_SRAM              IFXMIPS_MPS_SRAM 
     50#  define IFX_MPS_AD0ENR            IFXMIPS_MPS_AD0ENR 
     51#  define IFX_MPS_AD1ENR            IFXMIPS_MPS_AD1ENR 
     52#  define IFX_MPS_VC0ENR            IFXMIPS_MPS_VC0ENR 
     53#  define IFX_MPS_SAD0SR            IFXMIPS_MPS_SAD0SR 
     54#  define IFX_MPS_RAD0SR            IFXMIPS_MPS_RAD0SR 
     55#  define IFX_MPS_RAD1SR            IFXMIPS_MPS_RAD1SR 
     56#  define IFX_MPS_CAD0SR            IFXMIPS_MPS_CAD0SR 
     57#  define IFX_MPS_CAD1SR            IFXMIPS_MPS_CAD1SR 
     58#  define IFX_MPS_RVC0SR            IFXMIPS_MPS_RVC0SR 
     59#  define IFX_MPS_CVC0SR            IFXMIPS_MPS_CVC0SR 
     60 
     61#  define INT_NUM_IM4_IRL14         (INT_NUM_IM4_IRL0 + 14) 
     62 
     63#  define bsp_mask_and_ack_irq      lq_mask_and_ack_irq 
     64#else 
     65#  include <asm/ifx/ifx_regs.h> 
     66#  include <asm/ifx/ifx_gptu.h> 
     67#endif 
    4068 
    4169#include "drv_mps_vmmc.h" 
    4270#include "drv_mps_vmmc_dbg.h" 
     
    201229 */ 
    202230IFX_void_t *ifx_mps_fastbuf_malloc (IFX_size_t size, IFX_int32_t priority) 
    203231{ 
    204    IFX_uint32_t ptr, flags; 
     232   unsigned long flags; 
     233   IFX_uint32_t ptr; 
    205234   IFX_int32_t index = fastbuf_index; 
    206235 
    207236   if (fastbuf_initialized == 0) 
     
    255284 */ 
    256285IFX_void_t ifx_mps_fastbuf_free (const IFX_void_t * ptr) 
    257286{ 
    258    IFX_uint32_t flags; 
     287   unsigned long flags; 
    259288   IFX_int32_t index = fastbuf_index; 
    260289 
    261290   IFXOS_LOCKINT (flags); 
     
    451480 */ 
    452481static IFX_int32_t ifx_mps_bufman_inc_level (IFX_uint32_t value) 
    453482{ 
    454    IFX_uint32_t flags; 
     483   unsigned long flags; 
    455484 
    456485   if (mps_buffer.buf_level + value > MPS_BUFFER_MAX_LEVEL) 
    457486   { 
     
    478507 */ 
    479508static IFX_int32_t ifx_mps_bufman_dec_level (IFX_uint32_t value) 
    480509{ 
    481    IFX_uint32_t flags; 
     510   unsigned long flags; 
    482511 
    483512   if (mps_buffer.buf_level < value) 
    484513   { 
     
    946975                                 mps_mbx_dev * pMBDev, IFX_int32_t bcommand, 
    947976                                 IFX_boolean_t from_kernel) 
    948977{ 
    949    IFX_uint32_t flags; 
     978   unsigned long flags; 
    950979 
    951980   IFXOS_LOCKINT (flags); 
    952981 
     
    10621091IFX_void_t ifx_mps_release_structures (mps_comm_dev * pDev) 
    10631092{ 
    10641093   IFX_int32_t count; 
    1065    IFX_uint32_t flags; 
     1094   unsigned long flags; 
    10661095 
    10671096   IFXOS_LOCKINT (flags); 
    10681097   IFXOS_BlockFree (pFW_img_data); 
     
    15581587                                      IFX_uint32_t * bytes) 
    15591588{ 
    15601589   IFX_int32_t i, ret; 
    1561    IFX_uint32_t flags; 
     1590   unsigned long flags; 
    15621591 
    15631592   IFXOS_LOCKINT (flags); 
    15641593 
     
    17681797{ 
    17691798   mps_fifo *mbx; 
    17701799   IFX_uint32_t i; 
    1771    IFX_uint32_t flags; 
     1800   unsigned long flags; 
    17721801   IFX_int32_t retval = -EAGAIN; 
    17731802   IFX_int32_t retries = 0; 
    17741803   IFX_uint32_t word = 0; 
     
    21632192      TRACE (MPS, DBG_LEVEL_HIGH, 
    21642193             ("%s(): Invalid device ID %d !\n", __FUNCTION__, pMBDev->devID)); 
    21652194   } 
     2195 
    21662196   return retval; 
    21672197} 
    21682198 
     
    21862216   mps_mbx_dev *mbx_dev; 
    21872217   MbxMsg_s msg; 
    21882218   IFX_uint32_t bytes_read = 0; 
    2189    IFX_uint32_t flags; 
     2219   unsigned long flags; 
    21902220   IFX_int32_t ret; 
    21912221 
    21922222   /* set pointer to data upstream mailbox, no matter if 0,1,2 or 3 because 
     
    22772307         { 
    22782308            ifx_mps_bufman_dec_level (1); 
    22792309            if ((ifx_mps_bufman_get_level () <= mps_buffer.buf_threshold) && 
    2280                 (atomic_read (&pMPSDev->provide_buffer->object.count) == 0)) 
     2310                ((volatile unsigned int)pMPSDev->provide_buffer->object.count == 0)) 
    22812311            { 
    22822312               IFXOS_LockRelease (pMPSDev->provide_buffer); 
    22832313            } 
     
    23202350#endif /* CONFIG_PROC_FS */ 
    23212351            ifx_mps_bufman_dec_level (1); 
    23222352            if ((ifx_mps_bufman_get_level () <= mps_buffer.buf_threshold) && 
    2323                 (atomic_read (&pMPSDev->provide_buffer->object.count) == 0)) 
     2353                ((volatile unsigned int)pMPSDev->provide_buffer->object.count == 0)) 
    23242354            { 
    23252355               IFXOS_LockRelease (pMPSDev->provide_buffer); 
    23262356            } 
     
    23502380IFX_void_t ifx_mps_mbx_cmd_upstream (IFX_ulong_t dummy) 
    23512381{ 
    23522382   mps_fifo *mbx; 
    2353    IFX_uint32_t flags; 
     2383   unsigned long flags; 
    23542384 
    23552385   /* set pointer to upstream command mailbox */ 
    23562386   mbx = &(pMPSDev->cmd_upstrm_fifo); 
     
    23982428   mps_event_msg msg; 
    23992429   IFX_int32_t length = 0; 
    24002430   IFX_int32_t read_length = 0; 
    2401    IFX_uint32_t flags; 
     2431   unsigned long flags; 
    24022432 
    24032433   /* set pointer to upstream event mailbox */ 
    24042434   mbx = &(pMPSDev->event_upstrm_fifo); 
     
    26412671*/ 
    26422672IFX_void_t ifx_mps_dd_mbx_int_enable (IFX_void_t) 
    26432673{ 
    2644    IFX_uint32_t flags; 
     2674   unsigned long flags; 
    26452675   MPS_Ad0Reg_u Ad0Reg; 
    26462676 
    26472677   IFXOS_LOCKINT (flags); 
     
    26672697*/ 
    26682698IFX_void_t ifx_mps_dd_mbx_int_disable (IFX_void_t) 
    26692699{ 
    2670    IFX_uint32_t flags; 
     2700   unsigned long flags; 
    26712701   MPS_Ad0Reg_u Ad0Reg; 
    26722702 
    26732703   IFXOS_LOCKINT (flags); 
     
    27942824      } 
    27952825   } 
    27962826 
     2827 
    27972828   if (MPS_Ad0StatusReg.fld.du_mbx) 
    27982829   { 
    27992830#ifdef CONFIG_PROC_FS 
     
    30873118 */ 
    30883119IFX_return_t ifx_mps_init_gpt () 
    30893120{ 
    3090    IFX_uint32_t flags, timer_flags, timer, loops = 0; 
     3121   unsigned long flags; 
     3122   IFX_uint32_t timer_flags, timer, loops = 0; 
    30913123   IFX_ulong_t count; 
    30923124#if defined(SYSTEM_AR9) || defined(SYSTEM_VR9) 
    30933125   timer = TIMER1A; 
  • src/mps/drv_mps_vmmc_danube.c

    a b  
    3232#include "ifxos_select.h" 
    3333#include "ifxos_interrupt.h" 
    3434 
    35 #include <asm/ifx/ifx_regs.h> 
    36 #include <asm/ifx/ifx_gpio.h> 
    37 #include <asm/ifx/common_routines.h> 
     35#if (LINUX_VERSION_CODE > KERNEL_VERSION(2,6,28)) 
     36#  include <lantiq.h> 
     37#  include <irq.h> 
     38#  include <lantiq_timer.h> 
     39#  include <linux/dma-mapping.h> 
     40 
     41 
     42# define LQ_RCU_RST             ((u32 *)(LQ_RCU_BASE_ADDR + 0x0010)) 
     43#define IFX_RCU_RST_REQ_CPU1             (1 << 3) 
     44#  define IFX_RCU_RST_REQ        LQ_RCU_RST 
     45#else 
     46#  include <asm/ifx/ifx_regs.h> 
     47#  include <asm/ifx_vpe.h> 
     48#  include <asm/ifx/ifx_gpio.h> 
     49#endif 
    3850 
    3951#include "drv_mps_vmmc.h" 
    4052#include "drv_mps_vmmc_dbg.h" 
     
    7183/* Local function definition     */ 
    7284/* ============================= */ 
    7385 
     86#if (LINUX_VERSION_CODE > KERNEL_VERSION(2,6,28)) 
     87IFX_uint32_t ifx_get_cp1_size(IFX_void_t) 
     88{ 
     89        return 2; 
     90} 
     91 
     92unsigned int *lq_get_cp1_base(void); 
     93 
     94IFX_uint32_t *ifx_get_cp1_base(IFX_void_t) 
     95{ 
     96        return lq_get_cp1_base(); 
     97} 
     98#endif 
     99 
    74100/****************************************************************************** 
    75101 * DANUBE Specific Routines 
    76102 ******************************************************************************/ 
     
    130156   } 
    131157 
    132158   /* check if FW image fits in available memory space */ 
     159#if (LINUX_VERSION_CODE > KERNEL_VERSION(2,6,28)) 
     160   if (mem > ifx_get_cp1_size()<<20) 
     161   { 
     162      TRACE (MPS, DBG_LEVEL_HIGH, 
     163      ("[%s %s %d]: error, firmware memory exceeds reserved space (%i > %i)!\n", 
     164                 __FILE__, __func__, __LINE__, mem, ifx_get_cp1_size()<<20)); 
     165      return IFX_ERROR; 
     166   } 
     167#else 
    133168   if (mem > ifx_get_cp1_size()) 
    134169   { 
    135170      TRACE (MPS, DBG_LEVEL_HIGH, 
     
    137172                 __FILE__, __func__, __LINE__, mem, ifx_get_cp1_size())); 
    138173      return IFX_ERROR; 
    139174   } 
     175#endif 
    140176 
    141177   /* reset the driver */ 
    142178   ifx_mps_reset (); 
     
    357393 */ 
    358394IFX_void_t ifx_mps_wdog_expiry() 
    359395{ 
    360    IFX_uint32_t flags; 
     396   unsigned long flags; 
    361397 
    362398   IFXOS_LOCKINT (flags); 
    363399   /* recalculate and compare the firmware checksum */ 
  • src/mps/drv_mps_vmmc_device.h

    a b  
    1616                 declarations. 
    1717*******************************************************************************/ 
    1818 
    19 #include <asm/ifx/ifx_regs.h> 
    20 #include <asm/ifx_vpe.h> 
     19#if (LINUX_VERSION_CODE > KERNEL_VERSION(2,6,28)) 
     20#  include <lantiq.h> 
     21#  include <irq.h> 
     22#  include <xway/xway.h> 
     23#  include <gpio.h> 
     24#else 
     25#  include <asm/ifx/ifx_regs.h> 
     26#  include <asm/ifx_vpe.h> 
     27#endif 
    2128 
    2229/* ============================= */ 
    2330/* MPS Common defines            */ 
  • src/mps/drv_mps_vmmc_linux.c

    a b  
    4040#include <linux/moduleparam.h> 
    4141#endif /* */ 
    4242 
    43  
    44 #include <asm/ifx/irq.h> 
    45 #include <asm/ifx/ifx_regs.h> 
    46 #include <asm/ifx_vpe.h> 
     43#if (LINUX_VERSION_CODE > KERNEL_VERSION(2,6,28)) 
     44#include "drv_vmmc_init.h" 
     45#  include <lantiq.h> 
     46#  include <irq.h> 
     47 
     48#  define IFX_MPS_AD0ENR      IFXMIPS_MPS_AD0ENR 
     49#  define IFX_MPS_AD1ENR      IFXMIPS_MPS_AD1ENR 
     50#  define IFX_MPS_RAD0SR      IFXMIPS_MPS_RAD0SR 
     51#  define IFX_MPS_RAD1SR      IFXMIPS_MPS_RAD1SR 
     52#  define IFX_MPS_VC0ENR      IFXMIPS_MPS_VC0ENR 
     53#  define IFX_MPS_RVC0SR      IFXMIPS_MPS_RVC0SR 
     54 
     55#  define INT_NUM_IM4_IRL14   (INT_NUM_IM4_IRL0 + 14) 
     56#  define INT_NUM_IM4_IRL18   (INT_NUM_IM4_IRL0 + 18) 
     57#  define INT_NUM_IM4_IRL19   (INT_NUM_IM4_IRL0 + 19) 
     58#define LQ_ICU_BASE_ADDR      (KSEG1 | 0x1F880200) 
     59#  define IFX_ICU_IM4_IER     (LQ_ICU_BASE_ADDR + 0x00A8) 
     60#else 
     61#  include <asm/ifx/irq.h> 
     62#  include <asm/ifx/ifx_regs.h> 
     63#  include <asm/ifx_vpe.h> 
     64#endif 
    4765 
    4866/* lib_ifxos headers */ 
    4967#include "ifx_types.h" 
     
    915933#endif /* MPS_FIFO_BLOCKING_WRITE */ 
    916934      case FIO_MPS_GET_STATUS: 
    917935         { 
    918             IFX_uint32_t flags; 
     936            unsigned long flags; 
    919937 
    920938            /* get the status of the channel */ 
    921939            if (!from_kernel) 
     
    949967#if CONFIG_MPS_HISTORY_SIZE > 0 
    950968      case FIO_MPS_GET_CMD_HISTORY: 
    951969         { 
    952             IFX_uint32_t flags; 
     970            unsigned long flags; 
    953971 
    954972            if (from_kernel) 
    955973            { 
     
    16411659         sprintf (buf + len, "   minLv: \t  %8d\n", 
    16421660                  ifx_mps_dev.voice_mb[i].upstrm_fifo->min_space); 
    16431661   } 
     1662 
    16441663   return len; 
    16451664} 
    16461665 
  • src/drv_vmmc_init.h

    a b  
    5353extern IFX_int32_t   VMMC_DeviceDriverStart(IFX_void_t); 
    5454extern IFX_void_t    VMMC_DeviceDriverStop(IFX_void_t); 
    5555 
     56 
     57#define IFXMIPS_MPS_BASE_ADDR           (KSEG1 + 0x1F107000) 
     58#define IFXMIPS_MPS_SRAM                ((u32 *)(KSEG1 + 0x1F200000)) 
     59 
     60#define IFXMIPS_MPS_CHIPID              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0344)) 
     61#define IFXMIPS_MPS_VC0ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0000)) 
     62#define IFXMIPS_MPS_VC1ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0004)) 
     63#define IFXMIPS_MPS_VC2ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0008)) 
     64#define IFXMIPS_MPS_VC3ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x000C)) 
     65#define IFXMIPS_MPS_RVC0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0010)) 
     66#define IFXMIPS_MPS_RVC1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0014)) 
     67#define IFXMIPS_MPS_RVC2SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0018)) 
     68#define IFXMIPS_MPS_RVC3SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x001C)) 
     69#define IFXMIPS_MPS_SVC0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0020)) 
     70#define IFXMIPS_MPS_SVC1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0024)) 
     71#define IFXMIPS_MPS_SVC2SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0028)) 
     72#define IFXMIPS_MPS_SVC3SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x002C)) 
     73#define IFXMIPS_MPS_CVC0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0030)) 
     74#define IFXMIPS_MPS_CVC1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0034)) 
     75#define IFXMIPS_MPS_CVC2SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0038)) 
     76#define IFXMIPS_MPS_CVC3SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x003C)) 
     77#define IFXMIPS_MPS_RAD0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0040)) 
     78#define IFXMIPS_MPS_RAD1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0044)) 
     79#define IFXMIPS_MPS_SAD0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0048)) 
     80#define IFXMIPS_MPS_SAD1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x004C)) 
     81#define IFXMIPS_MPS_CAD0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0050)) 
     82#define IFXMIPS_MPS_CAD1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0054)) 
     83#define IFXMIPS_MPS_AD0ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0058)) 
     84#define IFXMIPS_MPS_AD1ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x005C)) 
     85 
     86#define IFXMIPS_MPS_CHIPID_VERSION_GET(value)   (((value) >> 28) & ((1 << 4) - 1)) 
     87#define IFXMIPS_MPS_CHIPID_VERSION_SET(value)   ((((1 << 4) - 1) & (value)) << 28) 
     88#define IFXMIPS_MPS_CHIPID_PARTNUM_GET(value)   (((value) >> 12) & ((1 << 16) - 1)) 
     89#define IFXMIPS_MPS_CHIPID_PARTNUM_SET(value)   ((((1 << 16) - 1) & (value)) << 12) 
     90#define IFXMIPS_MPS_CHIPID_MANID_GET(value)     (((value) >> 1) & ((1 << 10) - 1)) 
     91#define IFXMIPS_MPS_CHIPID_MANID_SET(value)     ((((1 << 10) - 1) & (value)) << 1) 
     92 
    5693#endif /* _DRV_VMMC_INIT_H */ 
  • src/drv_vmmc_ioctl.c

    a b  
    1818/* Includes                      */ 
    1919/* ============================= */ 
    2020#include "drv_api.h" 
     21#include "drv_vmmc_init.h" 
    2122#include "drv_vmmc_api.h" 
    2223#include "drv_vmmc_bbd.h" 
    2324 
Note: See TracBrowser for help on using the repository browser.