source: trunk/target/linux/ar71xx/files/arch/mips/ar71xx/setup.c @ 26560

Last change on this file since 26560 was 26560, checked in by juhosg, 5 years ago

ar71xx: show the SoC type earlier

  • Property svn:eol-style set to native
File size: 8.6 KB
Line 
1/*
2 *  Atheros AR71xx SoC specific setup
3 *
4 *  Copyright (C) 2010-2011 Jaiganesh Narayanan <jnarayanan@atheros.com>
5 *  Copyright (C) 2008-2009 Gabor Juhos <juhosg@openwrt.org>
6 *  Copyright (C) 2008 Imre Kaloz <kaloz@openwrt.org>
7 *
8 *  Parts of this file are based on Atheros 2.6.15 BSP
9 *  Parts of this file are based on Atheros 2.6.31 BSP
10 *
11 *  This program is free software; you can redistribute it and/or modify it
12 *  under the terms of the GNU General Public License version 2 as published
13 *  by the Free Software Foundation.
14 */
15
16#include <linux/kernel.h>
17#include <linux/init.h>
18#include <linux/bootmem.h>
19
20#include <asm/bootinfo.h>
21#include <asm/time.h>           /* for mips_hpt_frequency */
22#include <asm/reboot.h>         /* for _machine_{restart,halt} */
23#include <asm/mips_machine.h>
24
25#include <asm/mach-ar71xx/ar71xx.h>
26
27#include "machtype.h"
28#include "devices.h"
29
30#define AR71XX_SYS_TYPE_LEN     64
31#define AR71XX_BASE_FREQ        40000000
32#define AR91XX_BASE_FREQ        5000000
33#define AR724X_BASE_FREQ        5000000
34
35u32 ar71xx_cpu_freq;
36EXPORT_SYMBOL_GPL(ar71xx_cpu_freq);
37
38u32 ar71xx_ahb_freq;
39EXPORT_SYMBOL_GPL(ar71xx_ahb_freq);
40
41u32 ar71xx_ddr_freq;
42EXPORT_SYMBOL_GPL(ar71xx_ddr_freq);
43
44u32 ar934x_ref_freq;
45EXPORT_SYMBOL_GPL(ar934x_ref_freq);
46
47enum ar71xx_soc_type ar71xx_soc;
48EXPORT_SYMBOL_GPL(ar71xx_soc);
49
50static char ar71xx_sys_type[AR71XX_SYS_TYPE_LEN];
51
52static void ar71xx_restart(char *command)
53{
54        ar71xx_device_stop(RESET_MODULE_FULL_CHIP);
55        for (;;)
56                if (cpu_wait)
57                        cpu_wait();
58}
59
60static void ar71xx_halt(void)
61{
62        while (1)
63                cpu_wait();
64}
65
66static void __init ar71xx_detect_mem_size(void)
67{
68        unsigned long size;
69
70        for (size = AR71XX_MEM_SIZE_MIN; size < AR71XX_MEM_SIZE_MAX;
71             size <<= 1) {
72                if (!memcmp(ar71xx_detect_mem_size,
73                            ar71xx_detect_mem_size + size, 1024))
74                        break;
75        }
76
77        add_memory_region(0, size, BOOT_MEM_RAM);
78}
79
80static void __init ar71xx_detect_sys_type(void)
81{
82        char *chip = "????";
83        u32 id;
84        u32 major;
85        u32 minor;
86        u32 rev = 0;
87
88        id = ar71xx_reset_rr(AR71XX_RESET_REG_REV_ID);
89        major = id & REV_ID_MAJOR_MASK;
90
91        switch (major) {
92        case REV_ID_MAJOR_AR71XX:
93                minor = id & AR71XX_REV_ID_MINOR_MASK;
94                rev = id >> AR71XX_REV_ID_REVISION_SHIFT;
95                rev &= AR71XX_REV_ID_REVISION_MASK;
96                switch (minor) {
97                case AR71XX_REV_ID_MINOR_AR7130:
98                        ar71xx_soc = AR71XX_SOC_AR7130;
99                        chip = "7130";
100                        break;
101
102                case AR71XX_REV_ID_MINOR_AR7141:
103                        ar71xx_soc = AR71XX_SOC_AR7141;
104                        chip = "7141";
105                        break;
106
107                case AR71XX_REV_ID_MINOR_AR7161:
108                        ar71xx_soc = AR71XX_SOC_AR7161;
109                        chip = "7161";
110                        break;
111                }
112                break;
113
114        case REV_ID_MAJOR_AR7240:
115                ar71xx_soc = AR71XX_SOC_AR7240;
116                chip = "7240";
117                rev = id & AR724X_REV_ID_REVISION_MASK;
118                break;
119
120        case REV_ID_MAJOR_AR7241:
121                ar71xx_soc = AR71XX_SOC_AR7241;
122                chip = "7241";
123                rev = id & AR724X_REV_ID_REVISION_MASK;
124                break;
125
126        case REV_ID_MAJOR_AR7242:
127                ar71xx_soc = AR71XX_SOC_AR7242;
128                chip = "7242";
129                rev = id & AR724X_REV_ID_REVISION_MASK;
130                break;
131
132        case REV_ID_MAJOR_AR913X:
133                minor = id & AR91XX_REV_ID_MINOR_MASK;
134                rev = id >> AR91XX_REV_ID_REVISION_SHIFT;
135                rev &= AR91XX_REV_ID_REVISION_MASK;
136                switch (minor) {
137                case AR91XX_REV_ID_MINOR_AR9130:
138                        ar71xx_soc = AR71XX_SOC_AR9130;
139                        chip = "9130";
140                        break;
141
142                case AR91XX_REV_ID_MINOR_AR9132:
143                        ar71xx_soc = AR71XX_SOC_AR9132;
144                        chip = "9132";
145                        break;
146                }
147                break;
148
149        case REV_ID_MAJOR_AR9341:
150                ar71xx_soc = AR71XX_SOC_AR9341;
151                chip = "9341";
152                rev = id & AR934X_REV_ID_REVISION_MASK;
153                break;
154
155        case REV_ID_MAJOR_AR9342:
156                ar71xx_soc = AR71XX_SOC_AR9342;
157                chip = "9342";
158                rev = id & AR934X_REV_ID_REVISION_MASK;
159                break;
160
161        case REV_ID_MAJOR_AR9344:
162                ar71xx_soc = AR71XX_SOC_AR9344;
163                chip = "9344";
164                rev = id & AR934X_REV_ID_REVISION_MASK;
165                break;
166
167        default:
168                panic("ar71xx: unknown chip id:0x%08x\n", id);
169        }
170
171        sprintf(ar71xx_sys_type, "Atheros AR%s rev %u", chip, rev);
172        pr_info("SoC: %s\n", ar71xx_sys_type);
173}
174
175static void __init ar934x_detect_sys_frequency(void)
176{
177        u32 pll, out_div, ref_div, nint, frac, clk_ctrl, ref, postdiv;
178
179        if (ar71xx_reset_rr(AR934X_RESET_REG_BOOTSTRAP) & AR934X_REF_CLK_40)
180                ref = (40 * 1000000);
181        else
182                ref = (25 * 1000000);
183
184        ar934x_ref_freq = ref;
185
186        clk_ctrl = ar71xx_pll_rr(AR934X_PLL_REG_DDR_CTRL_CLOCK);
187
188        pll = ar71xx_pll_rr(AR934X_PLL_REG_CPU_CONFIG);
189        out_div = AR934X_CPU_PLL_CFG_OUTDIV_GET(pll);
190        ref_div = AR934X_CPU_PLL_CFG_REFDIV_GET(pll);
191        nint    = AR934X_CPU_PLL_CFG_NINT_GET(pll);
192        frac    = AR934X_CPU_PLL_CFG_NFRAC_GET(pll);
193        postdiv = AR934X_CPU_DDR_CLK_CTRL_CPU_POST_DIV_GET(clk_ctrl);
194        ar71xx_cpu_freq = ((nint * ref / ref_div) >> out_div) / (postdiv + 1);
195
196        out_div = AR934X_DDR_PLL_CFG_OUTDIV_GET(pll);
197        ref_div = AR934X_DDR_PLL_CFG_REFDIV_GET(pll);
198        nint    = AR934X_DDR_PLL_CFG_NINT_GET(pll);
199        frac    = AR934X_DDR_PLL_CFG_NFRAC_GET(pll);
200        postdiv = AR934X_CPU_DDR_CLK_CTRL_DDR_POST_DIV_GET(clk_ctrl);
201        ar71xx_ddr_freq = ((nint * ref / ref_div) >> out_div) / (postdiv + 1);
202
203        postdiv = AR934X_CPU_DDR_CLK_CTRL_AHB_POST_DIV_GET(clk_ctrl);
204
205        if (AR934X_CPU_DDR_CLK_CTRL_AHBCLK_FROM_DDRPLL_GET(clk_ctrl)) {
206                ar71xx_ahb_freq = ar71xx_ddr_freq / (postdiv + 1);
207        } else {
208                ar71xx_ahb_freq = ar71xx_cpu_freq / (postdiv + 1);
209        }
210
211}
212
213static void __init ar91xx_detect_sys_frequency(void)
214{
215        u32 pll;
216        u32 freq;
217        u32 div;
218
219        pll = ar71xx_pll_rr(AR91XX_PLL_REG_CPU_CONFIG);
220
221        div = ((pll >> AR91XX_PLL_DIV_SHIFT) & AR91XX_PLL_DIV_MASK);
222        freq = div * AR91XX_BASE_FREQ;
223
224        ar71xx_cpu_freq = freq;
225
226        div = ((pll >> AR91XX_DDR_DIV_SHIFT) & AR91XX_DDR_DIV_MASK) + 1;
227        ar71xx_ddr_freq = freq / div;
228
229        div = (((pll >> AR91XX_AHB_DIV_SHIFT) & AR91XX_AHB_DIV_MASK) + 1) * 2;
230        ar71xx_ahb_freq = ar71xx_cpu_freq / div;
231}
232
233static void __init ar71xx_detect_sys_frequency(void)
234{
235        u32 pll;
236        u32 freq;
237        u32 div;
238
239        pll = ar71xx_pll_rr(AR71XX_PLL_REG_CPU_CONFIG);
240
241        div = ((pll >> AR71XX_PLL_DIV_SHIFT) & AR71XX_PLL_DIV_MASK) + 1;
242        freq = div * AR71XX_BASE_FREQ;
243
244        div = ((pll >> AR71XX_CPU_DIV_SHIFT) & AR71XX_CPU_DIV_MASK) + 1;
245        ar71xx_cpu_freq = freq / div;
246
247        div = ((pll >> AR71XX_DDR_DIV_SHIFT) & AR71XX_DDR_DIV_MASK) + 1;
248        ar71xx_ddr_freq = freq / div;
249
250        div = (((pll >> AR71XX_AHB_DIV_SHIFT) & AR71XX_AHB_DIV_MASK) + 1) * 2;
251        ar71xx_ahb_freq = ar71xx_cpu_freq / div;
252}
253
254static void __init ar724x_detect_sys_frequency(void)
255{
256        u32 pll;
257        u32 freq;
258        u32 div;
259
260        pll = ar71xx_pll_rr(AR724X_PLL_REG_CPU_CONFIG);
261
262        div = ((pll >> AR724X_PLL_DIV_SHIFT) & AR724X_PLL_DIV_MASK);
263        freq = div * AR724X_BASE_FREQ;
264
265        div = ((pll >> AR724X_PLL_REF_DIV_SHIFT) & AR724X_PLL_REF_DIV_MASK);
266        freq *= div;
267
268        ar71xx_cpu_freq = freq;
269
270        div = ((pll >> AR724X_DDR_DIV_SHIFT) & AR724X_DDR_DIV_MASK) + 1;
271        ar71xx_ddr_freq = freq / div;
272
273        div = (((pll >> AR724X_AHB_DIV_SHIFT) & AR724X_AHB_DIV_MASK) + 1) * 2;
274        ar71xx_ahb_freq = ar71xx_cpu_freq / div;
275}
276
277static void __init detect_sys_frequency(void)
278{
279        switch (ar71xx_soc) {
280        case AR71XX_SOC_AR7130:
281        case AR71XX_SOC_AR7141:
282        case AR71XX_SOC_AR7161:
283                ar71xx_detect_sys_frequency();
284                break;
285
286        case AR71XX_SOC_AR7240:
287        case AR71XX_SOC_AR7241:
288        case AR71XX_SOC_AR7242:
289                ar724x_detect_sys_frequency();
290                break;
291
292        case AR71XX_SOC_AR9130:
293        case AR71XX_SOC_AR9132:
294                ar91xx_detect_sys_frequency();
295                break;
296
297        case AR71XX_SOC_AR9341:
298        case AR71XX_SOC_AR9342:
299        case AR71XX_SOC_AR9344:
300                ar934x_detect_sys_frequency();
301                break;
302        default:
303                BUG();
304        }
305}
306
307const char *get_system_type(void)
308{
309        return ar71xx_sys_type;
310}
311
312unsigned int __cpuinit get_c0_compare_irq(void)
313{
314        return CP0_LEGACY_COMPARE_IRQ;
315}
316
317void __init plat_mem_setup(void)
318{
319        set_io_port_base(KSEG1);
320
321        ar71xx_ddr_base = ioremap_nocache(AR71XX_DDR_CTRL_BASE,
322                                                AR71XX_DDR_CTRL_SIZE);
323
324        ar71xx_pll_base = ioremap_nocache(AR71XX_PLL_BASE,
325                                                AR71XX_PLL_SIZE);
326
327        ar71xx_reset_base = ioremap_nocache(AR71XX_RESET_BASE,
328                                                AR71XX_RESET_SIZE);
329
330        ar71xx_gpio_base = ioremap_nocache(AR71XX_GPIO_BASE, AR71XX_GPIO_SIZE);
331
332        ar71xx_usb_ctrl_base = ioremap_nocache(AR71XX_USB_CTRL_BASE,
333                                                AR71XX_USB_CTRL_SIZE);
334
335        ar71xx_detect_mem_size();
336        ar71xx_detect_sys_type();
337        detect_sys_frequency();
338
339        pr_info("Clocks: CPU:%u.%03u MHz, AHB:%u.%03u MHz, DDR:%u.%03u MHz\n",
340                ar71xx_cpu_freq / 1000000, (ar71xx_cpu_freq / 1000) % 1000,
341                ar71xx_ahb_freq / 1000000, (ar71xx_ahb_freq / 1000) % 1000,
342                ar71xx_ddr_freq / 1000000, (ar71xx_ddr_freq / 1000) % 1000);
343
344        _machine_restart = ar71xx_restart;
345        _machine_halt = ar71xx_halt;
346        pm_power_off = ar71xx_halt;
347}
348
349void __init plat_time_init(void)
350{
351        mips_hpt_frequency = ar71xx_cpu_freq / 2;
352}
353
354__setup("board=", mips_machtype_setup);
355
356static int __init ar71xx_machine_setup(void)
357{
358        ar71xx_gpio_init();
359
360        ar71xx_add_device_uart();
361        ar71xx_add_device_wdt();
362
363        mips_machine_setup();
364        return 0;
365}
366
367arch_initcall(ar71xx_machine_setup);
368
369static void __init ar71xx_generic_init(void)
370{
371        /* Nothing to do */
372}
373
374MIPS_MACHINE(AR71XX_MACH_GENERIC, "Generic", "Generic AR71xx board",
375             ar71xx_generic_init);
Note: See TracBrowser for help on using the repository browser.