source: trunk/target/linux/ar71xx/files/drivers/net/ag71xx/ag71xx_main.c @ 20001

Last change on this file since 20001 was 20001, checked in by juhosg, 6 years ago

ar71xx: ag71xx: use dma_unmap_single to unmap frames

  • Property svn:eol-style set to native
File size: 23.4 KB
Line 
1/*
2 *  Atheros AR71xx built-in ethernet mac driver
3 *
4 *  Copyright (C) 2008-2010 Gabor Juhos <juhosg@openwrt.org>
5 *  Copyright (C) 2008 Imre Kaloz <kaloz@openwrt.org>
6 *
7 *  Based on Atheros' AG7100 driver
8 *
9 *  This program is free software; you can redistribute it and/or modify it
10 *  under the terms of the GNU General Public License version 2 as published
11 *  by the Free Software Foundation.
12 */
13
14#include "ag71xx.h"
15
16#define AG71XX_DEFAULT_MSG_ENABLE       \
17        ( NETIF_MSG_DRV                 \
18        | NETIF_MSG_PROBE               \
19        | NETIF_MSG_LINK                \
20        | NETIF_MSG_TIMER               \
21        | NETIF_MSG_IFDOWN              \
22        | NETIF_MSG_IFUP                \
23        | NETIF_MSG_RX_ERR              \
24        | NETIF_MSG_TX_ERR )
25
26static int ag71xx_msg_level = -1;
27
28module_param_named(msg_level, ag71xx_msg_level, int, 0);
29MODULE_PARM_DESC(msg_level, "Message level (-1=defaults,0=none,...,16=all)");
30
31static void ag71xx_dump_dma_regs(struct ag71xx *ag)
32{
33        DBG("%s: dma_tx_ctrl=%08x, dma_tx_desc=%08x, dma_tx_status=%08x\n",
34                ag->dev->name,
35                ag71xx_rr(ag, AG71XX_REG_TX_CTRL),
36                ag71xx_rr(ag, AG71XX_REG_TX_DESC),
37                ag71xx_rr(ag, AG71XX_REG_TX_STATUS));
38
39        DBG("%s: dma_rx_ctrl=%08x, dma_rx_desc=%08x, dma_rx_status=%08x\n",
40                ag->dev->name,
41                ag71xx_rr(ag, AG71XX_REG_RX_CTRL),
42                ag71xx_rr(ag, AG71XX_REG_RX_DESC),
43                ag71xx_rr(ag, AG71XX_REG_RX_STATUS));
44}
45
46static void ag71xx_dump_regs(struct ag71xx *ag)
47{
48        DBG("%s: mac_cfg1=%08x, mac_cfg2=%08x, ipg=%08x, hdx=%08x, mfl=%08x\n",
49                ag->dev->name,
50                ag71xx_rr(ag, AG71XX_REG_MAC_CFG1),
51                ag71xx_rr(ag, AG71XX_REG_MAC_CFG2),
52                ag71xx_rr(ag, AG71XX_REG_MAC_IPG),
53                ag71xx_rr(ag, AG71XX_REG_MAC_HDX),
54                ag71xx_rr(ag, AG71XX_REG_MAC_MFL));
55        DBG("%s: mac_ifctl=%08x, mac_addr1=%08x, mac_addr2=%08x\n",
56                ag->dev->name,
57                ag71xx_rr(ag, AG71XX_REG_MAC_IFCTL),
58                ag71xx_rr(ag, AG71XX_REG_MAC_ADDR1),
59                ag71xx_rr(ag, AG71XX_REG_MAC_ADDR2));
60        DBG("%s: fifo_cfg0=%08x, fifo_cfg1=%08x, fifo_cfg2=%08x\n",
61                ag->dev->name,
62                ag71xx_rr(ag, AG71XX_REG_FIFO_CFG0),
63                ag71xx_rr(ag, AG71XX_REG_FIFO_CFG1),
64                ag71xx_rr(ag, AG71XX_REG_FIFO_CFG2));
65        DBG("%s: fifo_cfg3=%08x, fifo_cfg4=%08x, fifo_cfg5=%08x\n",
66                ag->dev->name,
67                ag71xx_rr(ag, AG71XX_REG_FIFO_CFG3),
68                ag71xx_rr(ag, AG71XX_REG_FIFO_CFG4),
69                ag71xx_rr(ag, AG71XX_REG_FIFO_CFG5));
70}
71
72static inline void ag71xx_dump_intr(struct ag71xx *ag, char *label, u32 intr)
73{
74        DBG("%s: %s intr=%08x %s%s%s%s%s%s\n",
75                ag->dev->name, label, intr,
76                (intr & AG71XX_INT_TX_PS) ? "TXPS " : "",
77                (intr & AG71XX_INT_TX_UR) ? "TXUR " : "",
78                (intr & AG71XX_INT_TX_BE) ? "TXBE " : "",
79                (intr & AG71XX_INT_RX_PR) ? "RXPR " : "",
80                (intr & AG71XX_INT_RX_OF) ? "RXOF " : "",
81                (intr & AG71XX_INT_RX_BE) ? "RXBE " : "");
82}
83
84static void ag71xx_ring_free(struct ag71xx_ring *ring)
85{
86        kfree(ring->buf);
87
88        if (ring->descs_cpu)
89                dma_free_coherent(NULL, ring->size * ring->desc_size,
90                                  ring->descs_cpu, ring->descs_dma);
91}
92
93static int ag71xx_ring_alloc(struct ag71xx_ring *ring, unsigned int size)
94{
95        int err;
96        int i;
97
98        ring->desc_size = sizeof(struct ag71xx_desc);
99        if (ring->desc_size % cache_line_size()) {
100                DBG("ag71xx: ring %p, desc size %u rounded to %u\n",
101                        ring, ring->desc_size,
102                        roundup(ring->desc_size, cache_line_size()));
103                ring->desc_size = roundup(ring->desc_size, cache_line_size());
104        }
105
106        ring->descs_cpu = dma_alloc_coherent(NULL, size * ring->desc_size,
107                                             &ring->descs_dma, GFP_ATOMIC);
108        if (!ring->descs_cpu) {
109                err = -ENOMEM;
110                goto err;
111        }
112
113        ring->size = size;
114
115        ring->buf = kzalloc(size * sizeof(*ring->buf), GFP_KERNEL);
116        if (!ring->buf) {
117                err = -ENOMEM;
118                goto err;
119        }
120
121        for (i = 0; i < size; i++) {
122                ring->buf[i].desc = (struct ag71xx_desc *)&ring->descs_cpu[i * ring->desc_size];
123                DBG("ag71xx: ring %p, desc %d at %p\n",
124                        ring, i, ring->buf[i].desc);
125        }
126
127        return 0;
128
129 err:
130        return err;
131}
132
133static void ag71xx_ring_tx_clean(struct ag71xx *ag)
134{
135        struct ag71xx_ring *ring = &ag->tx_ring;
136        struct net_device *dev = ag->dev;
137
138        while (ring->curr != ring->dirty) {
139                u32 i = ring->dirty % AG71XX_TX_RING_SIZE;
140
141                if (!ag71xx_desc_empty(ring->buf[i].desc)) {
142                        ring->buf[i].desc->ctrl = 0;
143                        dev->stats.tx_errors++;
144                }
145
146                if (ring->buf[i].skb)
147                        dev_kfree_skb_any(ring->buf[i].skb);
148
149                ring->buf[i].skb = NULL;
150
151                ring->dirty++;
152        }
153
154        /* flush descriptors */
155        wmb();
156
157}
158
159static void ag71xx_ring_tx_init(struct ag71xx *ag)
160{
161        struct ag71xx_ring *ring = &ag->tx_ring;
162        int i;
163
164        for (i = 0; i < AG71XX_TX_RING_SIZE; i++) {
165                ring->buf[i].desc->next = (u32) (ring->descs_dma +
166                        ring->desc_size * ((i + 1) % AG71XX_TX_RING_SIZE));
167
168                ring->buf[i].desc->ctrl = DESC_EMPTY;
169                ring->buf[i].skb = NULL;
170        }
171
172        /* flush descriptors */
173        wmb();
174
175        ring->curr = 0;
176        ring->dirty = 0;
177}
178
179static void ag71xx_ring_rx_clean(struct ag71xx *ag)
180{
181        struct ag71xx_ring *ring = &ag->rx_ring;
182        int i;
183
184        if (!ring->buf)
185                return;
186
187        for (i = 0; i < AG71XX_RX_RING_SIZE; i++)
188                if (ring->buf[i].skb) {
189                        dma_unmap_single(&ag->dev->dev, ring->buf[i].dma_addr,
190                                         AG71XX_RX_PKT_SIZE, DMA_FROM_DEVICE);
191                        kfree_skb(ring->buf[i].skb);
192                }
193}
194
195static int ag71xx_ring_rx_init(struct ag71xx *ag)
196{
197        struct ag71xx_ring *ring = &ag->rx_ring;
198        unsigned int i;
199        int ret;
200
201        ret = 0;
202        for (i = 0; i < AG71XX_RX_RING_SIZE; i++) {
203                ring->buf[i].desc->next = (u32) (ring->descs_dma +
204                        ring->desc_size * ((i + 1) % AG71XX_RX_RING_SIZE));
205
206                DBG("ag71xx: RX desc at %p, next is %08x\n",
207                        ring->buf[i].desc,
208                        ring->buf[i].desc->next);
209        }
210
211        for (i = 0; i < AG71XX_RX_RING_SIZE; i++) {
212                struct sk_buff *skb;
213                dma_addr_t dma_addr;
214
215                skb = dev_alloc_skb(AG71XX_RX_PKT_SIZE + AG71XX_RX_PKT_RESERVE);
216                if (!skb) {
217                        ret = -ENOMEM;
218                        break;
219                }
220
221                skb->dev = ag->dev;
222                skb_reserve(skb, AG71XX_RX_PKT_RESERVE);
223
224                dma_addr = dma_map_single(&ag->dev->dev, skb->data,
225                                          AG71XX_RX_PKT_SIZE,
226                                          DMA_FROM_DEVICE);
227                ring->buf[i].skb = skb;
228                ring->buf[i].dma_addr = dma_addr;
229                ring->buf[i].desc->data = (u32) dma_addr;
230                ring->buf[i].desc->ctrl = DESC_EMPTY;
231        }
232
233        /* flush descriptors */
234        wmb();
235
236        ring->curr = 0;
237        ring->dirty = 0;
238
239        return ret;
240}
241
242static int ag71xx_ring_rx_refill(struct ag71xx *ag)
243{
244        struct ag71xx_ring *ring = &ag->rx_ring;
245        unsigned int count;
246
247        count = 0;
248        for (; ring->curr - ring->dirty > 0; ring->dirty++) {
249                unsigned int i;
250
251                i = ring->dirty % AG71XX_RX_RING_SIZE;
252
253                if (ring->buf[i].skb == NULL) {
254                        dma_addr_t dma_addr;
255                        struct sk_buff *skb;
256
257                        skb = dev_alloc_skb(AG71XX_RX_PKT_SIZE +
258                                            AG71XX_RX_PKT_RESERVE);
259                        if (skb == NULL)
260                                break;
261
262                        skb_reserve(skb, AG71XX_RX_PKT_RESERVE);
263                        skb->dev = ag->dev;
264
265                        dma_addr = dma_map_single(&ag->dev->dev, skb->data,
266                                                  AG71XX_RX_PKT_SIZE,
267                                                  DMA_FROM_DEVICE);
268
269                        ring->buf[i].skb = skb;
270                        ring->buf[i].dma_addr = dma_addr;
271                        ring->buf[i].desc->data = (u32) dma_addr;
272                }
273
274                ring->buf[i].desc->ctrl = DESC_EMPTY;
275                count++;
276        }
277
278        /* flush descriptors */
279        wmb();
280
281        DBG("%s: %u rx descriptors refilled\n", ag->dev->name, count);
282
283        return count;
284}
285
286static int ag71xx_rings_init(struct ag71xx *ag)
287{
288        int ret;
289
290        ret = ag71xx_ring_alloc(&ag->tx_ring, AG71XX_TX_RING_SIZE);
291        if (ret)
292                return ret;
293
294        ag71xx_ring_tx_init(ag);
295
296        ret = ag71xx_ring_alloc(&ag->rx_ring, AG71XX_RX_RING_SIZE);
297        if (ret)
298                return ret;
299
300        ret = ag71xx_ring_rx_init(ag);
301        return ret;
302}
303
304static void ag71xx_rings_cleanup(struct ag71xx *ag)
305{
306        ag71xx_ring_rx_clean(ag);
307        ag71xx_ring_free(&ag->rx_ring);
308
309        ag71xx_ring_tx_clean(ag);
310        ag71xx_ring_free(&ag->tx_ring);
311}
312
313static void ag71xx_hw_set_macaddr(struct ag71xx *ag, unsigned char *mac)
314{
315        u32 t;
316
317        t = (((u32) mac[0]) << 24) | (((u32) mac[1]) << 16)
318          | (((u32) mac[2]) << 8) | ((u32) mac[3]);
319
320        ag71xx_wr(ag, AG71XX_REG_MAC_ADDR1, t);
321
322        t = (((u32) mac[4]) << 24) | (((u32) mac[5]) << 16);
323        ag71xx_wr(ag, AG71XX_REG_MAC_ADDR2, t);
324}
325
326static void ag71xx_dma_reset(struct ag71xx *ag)
327{
328        u32 val;
329        int i;
330
331        ag71xx_dump_dma_regs(ag);
332
333        /* stop RX and TX */
334        ag71xx_wr(ag, AG71XX_REG_RX_CTRL, 0);
335        ag71xx_wr(ag, AG71XX_REG_TX_CTRL, 0);
336
337        /* clear descriptor addresses */
338        ag71xx_wr(ag, AG71XX_REG_TX_DESC, 0);
339        ag71xx_wr(ag, AG71XX_REG_RX_DESC, 0);
340
341        /* clear pending RX/TX interrupts */
342        for (i = 0; i < 256; i++) {
343                ag71xx_wr(ag, AG71XX_REG_RX_STATUS, RX_STATUS_PR);
344                ag71xx_wr(ag, AG71XX_REG_TX_STATUS, TX_STATUS_PS);
345        }
346
347        /* clear pending errors */
348        ag71xx_wr(ag, AG71XX_REG_RX_STATUS, RX_STATUS_BE | RX_STATUS_OF);
349        ag71xx_wr(ag, AG71XX_REG_TX_STATUS, TX_STATUS_BE | TX_STATUS_UR);
350
351        val = ag71xx_rr(ag, AG71XX_REG_RX_STATUS);
352        if (val)
353                printk(KERN_ALERT "%s: unable to clear DMA Rx status: %08x\n",
354                        ag->dev->name, val);
355
356        val = ag71xx_rr(ag, AG71XX_REG_TX_STATUS);
357
358        /* mask out reserved bits */
359        val &= ~0xff000000;
360
361        if (val)
362                printk(KERN_ALERT "%s: unable to clear DMA Tx status: %08x\n",
363                        ag->dev->name, val);
364
365        ag71xx_dump_dma_regs(ag);
366}
367
368#define MAC_CFG1_INIT   (MAC_CFG1_RXE | MAC_CFG1_TXE | \
369                         MAC_CFG1_SRX | MAC_CFG1_STX)
370
371#define FIFO_CFG0_INIT  (FIFO_CFG0_ALL << FIFO_CFG0_ENABLE_SHIFT)
372
373#define FIFO_CFG4_INIT  (FIFO_CFG4_DE | FIFO_CFG4_DV | FIFO_CFG4_FC | \
374                         FIFO_CFG4_CE | FIFO_CFG4_CR | FIFO_CFG4_LM | \
375                         FIFO_CFG4_LO | FIFO_CFG4_OK | FIFO_CFG4_MC | \
376                         FIFO_CFG4_BC | FIFO_CFG4_DR | FIFO_CFG4_LE | \
377                         FIFO_CFG4_CF | FIFO_CFG4_PF | FIFO_CFG4_UO | \
378                         FIFO_CFG4_VT)
379
380#define FIFO_CFG5_INIT  (FIFO_CFG5_DE | FIFO_CFG5_DV | FIFO_CFG5_FC | \
381                         FIFO_CFG5_CE | FIFO_CFG5_LO | FIFO_CFG5_OK | \
382                         FIFO_CFG5_MC | FIFO_CFG5_BC | FIFO_CFG5_DR | \
383                         FIFO_CFG5_CF | FIFO_CFG5_PF | FIFO_CFG5_VT | \
384                         FIFO_CFG5_LE | FIFO_CFG5_FT | FIFO_CFG5_16 | \
385                         FIFO_CFG5_17 | FIFO_CFG5_SF)
386
387static void ag71xx_hw_init(struct ag71xx *ag)
388{
389        struct ag71xx_platform_data *pdata = ag71xx_get_pdata(ag);
390
391        ag71xx_sb(ag, AG71XX_REG_MAC_CFG1, MAC_CFG1_SR);
392        udelay(20);
393
394        ar71xx_device_stop(pdata->reset_bit);
395        mdelay(100);
396        ar71xx_device_start(pdata->reset_bit);
397        mdelay(100);
398
399        /* setup MAC configuration registers */
400        if (pdata->is_ar724x)
401                ag71xx_wr(ag, AG71XX_REG_MAC_CFG1,
402                          MAC_CFG1_INIT | MAC_CFG1_TFC | MAC_CFG1_RFC);
403        else
404                ag71xx_wr(ag, AG71XX_REG_MAC_CFG1, MAC_CFG1_INIT);
405
406        ag71xx_sb(ag, AG71XX_REG_MAC_CFG2,
407                  MAC_CFG2_PAD_CRC_EN | MAC_CFG2_LEN_CHECK);
408
409        /* setup max frame length */
410        ag71xx_wr(ag, AG71XX_REG_MAC_MFL, AG71XX_TX_MTU_LEN);
411
412        /* setup MII interface type */
413        ag71xx_mii_ctrl_set_if(ag, pdata->mii_if);
414
415        /* setup FIFO configuration registers */
416        ag71xx_wr(ag, AG71XX_REG_FIFO_CFG0, FIFO_CFG0_INIT);
417        if (pdata->is_ar724x) {
418                ag71xx_wr(ag, AG71XX_REG_FIFO_CFG1, pdata->fifo_cfg1);
419                ag71xx_wr(ag, AG71XX_REG_FIFO_CFG2, pdata->fifo_cfg2);
420        } else {
421                ag71xx_wr(ag, AG71XX_REG_FIFO_CFG1, 0x0fff0000);
422                ag71xx_wr(ag, AG71XX_REG_FIFO_CFG2, 0x00001fff);
423        }
424        ag71xx_wr(ag, AG71XX_REG_FIFO_CFG4, FIFO_CFG4_INIT);
425        ag71xx_wr(ag, AG71XX_REG_FIFO_CFG5, FIFO_CFG5_INIT);
426
427        ag71xx_dma_reset(ag);
428}
429
430static void ag71xx_hw_start(struct ag71xx *ag)
431{
432        /* start RX engine */
433        ag71xx_wr(ag, AG71XX_REG_RX_CTRL, RX_CTRL_RXE);
434
435        /* enable interrupts */
436        ag71xx_wr(ag, AG71XX_REG_INT_ENABLE, AG71XX_INT_INIT);
437}
438
439static void ag71xx_hw_stop(struct ag71xx *ag)
440{
441        /* disable all interrupts */
442        ag71xx_wr(ag, AG71XX_REG_INT_ENABLE, 0);
443
444        ag71xx_dma_reset(ag);
445}
446
447static int ag71xx_open(struct net_device *dev)
448{
449        struct ag71xx *ag = netdev_priv(dev);
450        int ret;
451
452        ret = ag71xx_rings_init(ag);
453        if (ret)
454                goto err;
455
456        napi_enable(&ag->napi);
457
458        netif_carrier_off(dev);
459        ag71xx_phy_start(ag);
460
461        ag71xx_wr(ag, AG71XX_REG_TX_DESC, ag->tx_ring.descs_dma);
462        ag71xx_wr(ag, AG71XX_REG_RX_DESC, ag->rx_ring.descs_dma);
463
464        ag71xx_hw_set_macaddr(ag, dev->dev_addr);
465
466        ag71xx_hw_start(ag);
467
468        netif_start_queue(dev);
469
470        return 0;
471
472 err:
473        ag71xx_rings_cleanup(ag);
474        return ret;
475}
476
477static int ag71xx_stop(struct net_device *dev)
478{
479        struct ag71xx *ag = netdev_priv(dev);
480        unsigned long flags;
481
482        spin_lock_irqsave(&ag->lock, flags);
483
484        netif_stop_queue(dev);
485
486        ag71xx_hw_stop(ag);
487
488        netif_carrier_off(dev);
489        ag71xx_phy_stop(ag);
490
491        napi_disable(&ag->napi);
492        del_timer_sync(&ag->oom_timer);
493
494        spin_unlock_irqrestore(&ag->lock, flags);
495
496        ag71xx_rings_cleanup(ag);
497
498        return 0;
499}
500
501static netdev_tx_t ag71xx_hard_start_xmit(struct sk_buff *skb,
502                                          struct net_device *dev)
503{
504        struct ag71xx *ag = netdev_priv(dev);
505        struct ag71xx_ring *ring = &ag->tx_ring;
506        struct ag71xx_desc *desc;
507        dma_addr_t dma_addr;
508        int i;
509
510        i = ring->curr % AG71XX_TX_RING_SIZE;
511        desc = ring->buf[i].desc;
512
513        if (!ag71xx_desc_empty(desc))
514                goto err_drop;
515
516        ag71xx_add_ar8216_header(ag, skb);
517
518        if (skb->len <= 0) {
519                DBG("%s: packet len is too small\n", ag->dev->name);
520                goto err_drop;
521        }
522
523        dma_addr = dma_map_single(&dev->dev, skb->data, skb->len,
524                                  DMA_TO_DEVICE);
525
526        ring->buf[i].skb = skb;
527
528        /* setup descriptor fields */
529        desc->data = (u32) dma_addr;
530        desc->ctrl = (skb->len & DESC_PKTLEN_M);
531
532        /* flush descriptor */
533        wmb();
534
535        ring->curr++;
536        if (ring->curr == (ring->dirty + AG71XX_TX_THRES_STOP)) {
537                DBG("%s: tx queue full\n", ag->dev->name);
538                netif_stop_queue(dev);
539        }
540
541        DBG("%s: packet injected into TX queue\n", ag->dev->name);
542
543        /* enable TX engine */
544        ag71xx_wr(ag, AG71XX_REG_TX_CTRL, TX_CTRL_TXE);
545
546        dev->trans_start = jiffies;
547
548        return NETDEV_TX_OK;
549
550 err_drop:
551        dev->stats.tx_dropped++;
552
553        dev_kfree_skb(skb);
554        return NETDEV_TX_OK;
555}
556
557static int ag71xx_do_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
558{
559        struct mii_ioctl_data *data = (struct mii_ioctl_data *) &ifr->ifr_data;
560        struct ag71xx *ag = netdev_priv(dev);
561        int ret;
562
563        switch (cmd) {
564        case SIOCETHTOOL:
565                if (ag->phy_dev == NULL)
566                        break;
567
568                spin_lock_irq(&ag->lock);
569                ret = phy_ethtool_ioctl(ag->phy_dev, (void *) ifr->ifr_data);
570                spin_unlock_irq(&ag->lock);
571                return ret;
572
573        case SIOCSIFHWADDR:
574                if (copy_from_user
575                        (dev->dev_addr, ifr->ifr_data, sizeof(dev->dev_addr)))
576                        return -EFAULT;
577                return 0;
578
579        case SIOCGIFHWADDR:
580                if (copy_to_user
581                        (ifr->ifr_data, dev->dev_addr, sizeof(dev->dev_addr)))
582                        return -EFAULT;
583                return 0;
584
585        case SIOCGMIIPHY:
586        case SIOCGMIIREG:
587        case SIOCSMIIREG:
588                if (ag->phy_dev == NULL)
589                        break;
590
591                return phy_mii_ioctl(ag->phy_dev, data, cmd);
592
593        default:
594                break;
595        }
596
597        return -EOPNOTSUPP;
598}
599
600static void ag71xx_oom_timer_handler(unsigned long data)
601{
602        struct net_device *dev = (struct net_device *) data;
603        struct ag71xx *ag = netdev_priv(dev);
604
605        napi_schedule(&ag->napi);
606}
607
608static void ag71xx_tx_timeout(struct net_device *dev)
609{
610        struct ag71xx *ag = netdev_priv(dev);
611
612        if (netif_msg_tx_err(ag))
613                printk(KERN_DEBUG "%s: tx timeout\n", ag->dev->name);
614
615        schedule_work(&ag->restart_work);
616}
617
618static void ag71xx_restart_work_func(struct work_struct *work)
619{
620        struct ag71xx *ag = container_of(work, struct ag71xx, restart_work);
621
622        ag71xx_stop(ag->dev);
623        ag71xx_open(ag->dev);
624}
625
626static int ag71xx_tx_packets(struct ag71xx *ag)
627{
628        struct ag71xx_ring *ring = &ag->tx_ring;
629        int sent;
630
631        DBG("%s: processing TX ring\n", ag->dev->name);
632
633        sent = 0;
634        while (ring->dirty != ring->curr) {
635                unsigned int i = ring->dirty % AG71XX_TX_RING_SIZE;
636                struct ag71xx_desc *desc = ring->buf[i].desc;
637                struct sk_buff *skb = ring->buf[i].skb;
638
639                if (!ag71xx_desc_empty(desc))
640                        break;
641
642                ag71xx_wr(ag, AG71XX_REG_TX_STATUS, TX_STATUS_PS);
643
644                ag->dev->stats.tx_bytes += skb->len;
645                ag->dev->stats.tx_packets++;
646
647                dev_kfree_skb_any(skb);
648                ring->buf[i].skb = NULL;
649
650                ring->dirty++;
651                sent++;
652        }
653
654        DBG("%s: %d packets sent out\n", ag->dev->name, sent);
655
656        if ((ring->curr - ring->dirty) < AG71XX_TX_THRES_WAKEUP)
657                netif_wake_queue(ag->dev);
658
659        return sent;
660}
661
662static int ag71xx_rx_packets(struct ag71xx *ag, int limit)
663{
664        struct net_device *dev = ag->dev;
665        struct ag71xx_ring *ring = &ag->rx_ring;
666        int done = 0;
667
668        DBG("%s: rx packets, limit=%d, curr=%u, dirty=%u\n",
669                        dev->name, limit, ring->curr, ring->dirty);
670
671        while (done < limit) {
672                unsigned int i = ring->curr % AG71XX_RX_RING_SIZE;
673                struct ag71xx_desc *desc = ring->buf[i].desc;
674                struct sk_buff *skb;
675                int pktlen;
676
677                if (ag71xx_desc_empty(desc))
678                        break;
679
680                if ((ring->dirty + AG71XX_RX_RING_SIZE) == ring->curr) {
681                        ag71xx_assert(0);
682                        break;
683                }
684
685                ag71xx_wr(ag, AG71XX_REG_RX_STATUS, RX_STATUS_PR);
686
687                skb = ring->buf[i].skb;
688                pktlen = ag71xx_desc_pktlen(desc);
689                pktlen -= ETH_FCS_LEN;
690
691                dma_unmap_single(&dev->dev, ring->buf[i].dma_addr,
692                                 AG71XX_RX_PKT_SIZE, DMA_FROM_DEVICE);
693
694                skb_put(skb, pktlen);
695
696                skb->dev = dev;
697                skb->ip_summed = CHECKSUM_NONE;
698
699                dev->last_rx = jiffies;
700                dev->stats.rx_packets++;
701                dev->stats.rx_bytes += pktlen;
702
703                if (ag71xx_remove_ar8216_header(ag, skb) != 0) {
704                        dev->stats.rx_dropped++;
705                        kfree_skb(skb);
706                } else {
707                        skb->protocol = eth_type_trans(skb, dev);
708                        netif_receive_skb(skb);
709                }
710
711                ring->buf[i].skb = NULL;
712                done++;
713
714                ring->curr++;
715        }
716
717        ag71xx_ring_rx_refill(ag);
718
719        DBG("%s: rx finish, curr=%u, dirty=%u, done=%d\n",
720                dev->name, ring->curr, ring->dirty, done);
721
722        return done;
723}
724
725static int ag71xx_poll(struct napi_struct *napi, int limit)
726{
727        struct ag71xx *ag = container_of(napi, struct ag71xx, napi);
728        struct ag71xx_platform_data *pdata = ag71xx_get_pdata(ag);
729        struct net_device *dev = ag->dev;
730        struct ag71xx_ring *rx_ring;
731        unsigned long flags;
732        u32 status;
733        int tx_done;
734        int rx_done;
735
736        pdata->ddr_flush();
737        tx_done = ag71xx_tx_packets(ag);
738
739        DBG("%s: processing RX ring\n", dev->name);
740        rx_done = ag71xx_rx_packets(ag, limit);
741
742        ag71xx_debugfs_update_napi_stats(ag, rx_done, tx_done);
743
744        rx_ring = &ag->rx_ring;
745        if (rx_ring->buf[rx_ring->dirty % AG71XX_RX_RING_SIZE].skb == NULL)
746                goto oom;
747
748        status = ag71xx_rr(ag, AG71XX_REG_RX_STATUS);
749        if (unlikely(status & RX_STATUS_OF)) {
750                ag71xx_wr(ag, AG71XX_REG_RX_STATUS, RX_STATUS_OF);
751                dev->stats.rx_fifo_errors++;
752
753                /* restart RX */
754                ag71xx_wr(ag, AG71XX_REG_RX_CTRL, RX_CTRL_RXE);
755        }
756
757        if (rx_done < limit) {
758                if (status & RX_STATUS_PR)
759                        goto more;
760
761                status = ag71xx_rr(ag, AG71XX_REG_TX_STATUS);
762                if (status & TX_STATUS_PS)
763                        goto more;
764
765                DBG("%s: disable polling mode, rx=%d, tx=%d,limit=%d\n",
766                        dev->name, rx_done, tx_done, limit);
767
768                napi_complete(napi);
769
770                /* enable interrupts */
771                spin_lock_irqsave(&ag->lock, flags);
772                ag71xx_int_enable(ag, AG71XX_INT_POLL);
773                spin_unlock_irqrestore(&ag->lock, flags);
774                return rx_done;
775        }
776
777 more:
778        DBG("%s: stay in polling mode, rx=%d, tx=%d, limit=%d\n",
779                        dev->name, rx_done, tx_done, limit);
780        return rx_done;
781
782 oom:
783        if (netif_msg_rx_err(ag))
784                printk(KERN_DEBUG "%s: out of memory\n", dev->name);
785
786        mod_timer(&ag->oom_timer, jiffies + AG71XX_OOM_REFILL);
787        napi_complete(napi);
788        return 0;
789}
790
791static irqreturn_t ag71xx_interrupt(int irq, void *dev_id)
792{
793        struct net_device *dev = dev_id;
794        struct ag71xx *ag = netdev_priv(dev);
795        u32 status;
796
797        status = ag71xx_rr(ag, AG71XX_REG_INT_STATUS);
798        ag71xx_dump_intr(ag, "raw", status);
799
800        if (unlikely(!status))
801                return IRQ_NONE;
802
803        if (unlikely(status & AG71XX_INT_ERR)) {
804                if (status & AG71XX_INT_TX_BE) {
805                        ag71xx_wr(ag, AG71XX_REG_TX_STATUS, TX_STATUS_BE);
806                        dev_err(&dev->dev, "TX BUS error\n");
807                }
808                if (status & AG71XX_INT_RX_BE) {
809                        ag71xx_wr(ag, AG71XX_REG_RX_STATUS, RX_STATUS_BE);
810                        dev_err(&dev->dev, "RX BUS error\n");
811                }
812        }
813
814        if (likely(status & AG71XX_INT_POLL)) {
815                ag71xx_int_disable(ag, AG71XX_INT_POLL);
816                DBG("%s: enable polling mode\n", dev->name);
817                napi_schedule(&ag->napi);
818        }
819
820        ag71xx_debugfs_update_int_stats(ag, status);
821
822        return IRQ_HANDLED;
823}
824
825static void ag71xx_set_multicast_list(struct net_device *dev)
826{
827        /* TODO */
828}
829
830static const struct net_device_ops ag71xx_netdev_ops = {
831        .ndo_open               = ag71xx_open,
832        .ndo_stop               = ag71xx_stop,
833        .ndo_start_xmit         = ag71xx_hard_start_xmit,
834        .ndo_set_multicast_list = ag71xx_set_multicast_list,
835        .ndo_do_ioctl           = ag71xx_do_ioctl,
836        .ndo_tx_timeout         = ag71xx_tx_timeout,
837        .ndo_change_mtu         = eth_change_mtu,
838        .ndo_set_mac_address    = eth_mac_addr,
839        .ndo_validate_addr      = eth_validate_addr,
840};
841
842static int __init ag71xx_probe(struct platform_device *pdev)
843{
844        struct net_device *dev;
845        struct resource *res;
846        struct ag71xx *ag;
847        struct ag71xx_platform_data *pdata;
848        int err;
849
850        pdata = pdev->dev.platform_data;
851        if (!pdata) {
852                dev_err(&pdev->dev, "no platform data specified\n");
853                err = -ENXIO;
854                goto err_out;
855        }
856
857        if (pdata->mii_bus_dev == NULL) {
858                dev_err(&pdev->dev, "no MII bus device specified\n");
859                err = -EINVAL;
860                goto err_out;
861        }
862
863        dev = alloc_etherdev(sizeof(*ag));
864        if (!dev) {
865                dev_err(&pdev->dev, "alloc_etherdev failed\n");
866                err = -ENOMEM;
867                goto err_out;
868        }
869
870        SET_NETDEV_DEV(dev, &pdev->dev);
871
872        ag = netdev_priv(dev);
873        ag->pdev = pdev;
874        ag->dev = dev;
875        ag->msg_enable = netif_msg_init(ag71xx_msg_level,
876                                        AG71XX_DEFAULT_MSG_ENABLE);
877        spin_lock_init(&ag->lock);
878
879        res = platform_get_resource_byname(pdev, IORESOURCE_MEM, "mac_base");
880        if (!res) {
881                dev_err(&pdev->dev, "no mac_base resource found\n");
882                err = -ENXIO;
883                goto err_out;
884        }
885
886        ag->mac_base = ioremap_nocache(res->start, res->end - res->start + 1);
887        if (!ag->mac_base) {
888                dev_err(&pdev->dev, "unable to ioremap mac_base\n");
889                err = -ENOMEM;
890                goto err_free_dev;
891        }
892
893        res = platform_get_resource_byname(pdev, IORESOURCE_MEM, "mii_ctrl");
894        if (!res) {
895                dev_err(&pdev->dev, "no mii_ctrl resource found\n");
896                err = -ENXIO;
897                goto err_unmap_base;
898        }
899
900        ag->mii_ctrl = ioremap_nocache(res->start, res->end - res->start + 1);
901        if (!ag->mii_ctrl) {
902                dev_err(&pdev->dev, "unable to ioremap mii_ctrl\n");
903                err = -ENOMEM;
904                goto err_unmap_base;
905        }
906
907        dev->irq = platform_get_irq(pdev, 0);
908        err = request_irq(dev->irq, ag71xx_interrupt,
909                          IRQF_DISABLED | IRQF_SAMPLE_RANDOM,
910                          dev->name, dev);
911        if (err) {
912                dev_err(&pdev->dev, "unable to request IRQ %d\n", dev->irq);
913                goto err_unmap_mii_ctrl;
914        }
915
916        dev->base_addr = (unsigned long)ag->mac_base;
917        dev->netdev_ops = &ag71xx_netdev_ops;
918        dev->ethtool_ops = &ag71xx_ethtool_ops;
919
920        INIT_WORK(&ag->restart_work, ag71xx_restart_work_func);
921
922        init_timer(&ag->oom_timer);
923        ag->oom_timer.data = (unsigned long) dev;
924        ag->oom_timer.function = ag71xx_oom_timer_handler;
925
926        memcpy(dev->dev_addr, pdata->mac_addr, ETH_ALEN);
927
928        netif_napi_add(dev, &ag->napi, ag71xx_poll, AG71XX_NAPI_WEIGHT);
929
930        err = register_netdev(dev);
931        if (err) {
932                dev_err(&pdev->dev, "unable to register net device\n");
933                goto err_free_irq;
934        }
935
936        printk(KERN_INFO "%s: Atheros AG71xx at 0x%08lx, irq %d\n",
937               dev->name, dev->base_addr, dev->irq);
938
939        ag71xx_dump_regs(ag);
940
941        ag71xx_hw_init(ag);
942
943        ag71xx_dump_regs(ag);
944
945        err = ag71xx_phy_connect(ag);
946        if (err)
947                goto err_unregister_netdev;
948
949        err = ag71xx_debugfs_init(ag);
950        if (err)
951                goto err_phy_disconnect;
952
953        platform_set_drvdata(pdev, dev);
954
955        return 0;
956
957 err_phy_disconnect:
958        ag71xx_phy_disconnect(ag);
959 err_unregister_netdev:
960        unregister_netdev(dev);
961 err_free_irq:
962        free_irq(dev->irq, dev);
963 err_unmap_mii_ctrl:
964        iounmap(ag->mii_ctrl);
965 err_unmap_base:
966        iounmap(ag->mac_base);
967 err_free_dev:
968        kfree(dev);
969 err_out:
970        platform_set_drvdata(pdev, NULL);
971        return err;
972}
973
974static int __exit ag71xx_remove(struct platform_device *pdev)
975{
976        struct net_device *dev = platform_get_drvdata(pdev);
977
978        if (dev) {
979                struct ag71xx *ag = netdev_priv(dev);
980
981                ag71xx_debugfs_exit(ag);
982                ag71xx_phy_disconnect(ag);
983                unregister_netdev(dev);
984                free_irq(dev->irq, dev);
985                iounmap(ag->mii_ctrl);
986                iounmap(ag->mac_base);
987                kfree(dev);
988                platform_set_drvdata(pdev, NULL);
989        }
990
991        return 0;
992}
993
994static struct platform_driver ag71xx_driver = {
995        .probe          = ag71xx_probe,
996        .remove         = __exit_p(ag71xx_remove),
997        .driver = {
998                .name   = AG71XX_DRV_NAME,
999        }
1000};
1001
1002static int __init ag71xx_module_init(void)
1003{
1004        int ret;
1005
1006        ret = ag71xx_debugfs_root_init();
1007        if (ret)
1008                goto err_out;
1009
1010        ret = ag71xx_mdio_driver_init();
1011        if (ret)
1012                goto err_debugfs_exit;
1013
1014        ret = platform_driver_register(&ag71xx_driver);
1015        if (ret)
1016                goto err_mdio_exit;
1017
1018        return 0;
1019
1020 err_mdio_exit:
1021        ag71xx_mdio_driver_exit();
1022 err_debugfs_exit:
1023        ag71xx_debugfs_root_exit();
1024 err_out:
1025        return ret;
1026}
1027
1028static void __exit ag71xx_module_exit(void)
1029{
1030        platform_driver_unregister(&ag71xx_driver);
1031        ag71xx_mdio_driver_exit();
1032        ag71xx_debugfs_root_exit();
1033}
1034
1035module_init(ag71xx_module_init);
1036module_exit(ag71xx_module_exit);
1037
1038MODULE_VERSION(AG71XX_DRV_VERSION);
1039MODULE_AUTHOR("Gabor Juhos <juhosg@openwrt.org>");
1040MODULE_AUTHOR("Imre Kaloz <kaloz@openwrt.org>");
1041MODULE_LICENSE("GPL v2");
1042MODULE_ALIAS("platform:" AG71XX_DRV_NAME);
Note: See TracBrowser for help on using the repository browser.