source: trunk/target/linux/ar71xx/patches-3.3/605-MIPS-ath79-db120-fixes.patch @ 33455

Last change on this file since 33455 was 33455, checked in by juhosg, 4 years ago

ar71xx: register the NAND flash controller device on DB120

File size: 6.1 KB
  • arch/mips/ath79/mach-db120.c

    a b  
    22 * Atheros DB120 reference board support 
    33 * 
    44 * Copyright (c) 2011 Qualcomm Atheros 
    5  * Copyright (c) 2011 Gabor Juhos <juhosg@openwrt.org> 
     5 * Copyright (c) 2011-2012 Gabor Juhos <juhosg@openwrt.org> 
    66 * 
    77 * Permission to use, copy, modify, and/or distribute this software for any 
    88 * purpose with or without fee is hereby granted, provided that the above 
     
    1919 */ 
    2020 
    2121#include <linux/pci.h> 
     22#include <linux/phy.h> 
     23#include <linux/platform_device.h> 
    2224#include <linux/ath9k_platform.h> 
     25#include <linux/ar8216_platform.h> 
    2326 
    24 #include "machtypes.h" 
     27#include <asm/mach-ath79/ar71xx_regs.h> 
     28 
     29#include "common.h" 
     30#include "dev-ap9x-pci.h" 
     31#include "dev-eth.h" 
    2532#include "dev-gpio-buttons.h" 
    2633#include "dev-leds-gpio.h" 
     34#include "dev-m25p80.h" 
     35#include "dev-nfc.h" 
    2736#include "dev-spi.h" 
    2837#include "dev-usb.h" 
    2938#include "dev-wmac.h" 
    30 #include "pci.h" 
     39#include "machtypes.h" 
    3140 
     41#define DB120_GPIO_LED_USB              11 
    3242#define DB120_GPIO_LED_WLAN_5G          12 
    3343#define DB120_GPIO_LED_WLAN_2G          13 
    3444#define DB120_GPIO_LED_STATUS           14 
     
    3949#define DB120_KEYS_POLL_INTERVAL        20      /* msecs */ 
    4050#define DB120_KEYS_DEBOUNCE_INTERVAL    (3 * DB120_KEYS_POLL_INTERVAL) 
    4151 
    42 #define DB120_WMAC_CALDATA_OFFSET 0x1000 
    43 #define DB120_PCIE_CALDATA_OFFSET 0x5000 
     52#define DB120_MAC0_OFFSET               0 
     53#define DB120_MAC1_OFFSET               6 
     54#define DB120_WMAC_CALDATA_OFFSET       0x1000 
     55#define DB120_PCIE_CALDATA_OFFSET       0x5000 
    4456 
    4557static struct gpio_led db120_leds_gpio[] __initdata = { 
    4658        { 
    static struct gpio_led db120_leds_gpio[] 
    6375                .gpio           = DB120_GPIO_LED_WLAN_2G, 
    6476                .active_low     = 1, 
    6577        }, 
     78        { 
     79                .name           = "db120:green:usb", 
     80                .gpio           = DB120_GPIO_LED_USB, 
     81                .active_low     = 1, 
     82        } 
    6683}; 
    6784 
    6885static struct gpio_keys_button db120_gpio_keys[] __initdata = { 
    static struct gpio_keys_button db120_gpi 
    7693        }, 
    7794}; 
    7895 
    79 static struct ath79_spi_controller_data db120_spi0_data = { 
    80         .cs_type = ATH79_SPI_CS_TYPE_INTERNAL, 
    81         .cs_line = 0, 
     96static struct ar8327_pad_cfg db120_ar8327_pad0_cfg = { 
     97        .mode = AR8327_PAD_MAC_RGMII, 
     98        .txclk_delay_en = true, 
     99        .rxclk_delay_en = true, 
     100        .txclk_delay_sel = AR8327_CLK_DELAY_SEL1, 
     101        .rxclk_delay_sel = AR8327_CLK_DELAY_SEL2, 
    82102}; 
    83103 
    84 static struct spi_board_info db120_spi_info[] = { 
    85         { 
    86                 .bus_num        = 0, 
    87                 .chip_select    = 0, 
    88                 .max_speed_hz   = 25000000, 
    89                 .modalias       = "s25sl064a", 
    90                 .controller_data = &db120_spi0_data, 
    91         } 
     104static struct ar8327_led_cfg db120_ar8327_led_cfg = { 
     105        .led_ctrl0 = 0x00000000, 
     106        .led_ctrl1 = 0xc737c737, 
     107        .led_ctrl2 = 0x00000000, 
     108        .led_ctrl3 = 0x00c30c00, 
     109        .open_drain = true, 
    92110}; 
    93111 
    94 static struct ath79_spi_platform_data db120_spi_data = { 
    95         .bus_num        = 0, 
    96         .num_chipselect = 1, 
     112static struct ar8327_platform_data db120_ar8327_data = { 
     113        .pad0_cfg = &db120_ar8327_pad0_cfg, 
     114        .cpuport_cfg = { 
     115                .force_link = 1, 
     116                .speed = AR8327_PORT_SPEED_1000, 
     117                .duplex = 1, 
     118                .txpause = 1, 
     119                .rxpause = 1, 
     120        }, 
     121        .led_cfg = &db120_ar8327_led_cfg, 
    97122}; 
    98123 
    99 #ifdef CONFIG_PCI 
    100 static struct ath9k_platform_data db120_ath9k_data; 
     124static struct mdio_board_info db120_mdio0_info[] = { 
     125        { 
     126                .bus_id = "ag71xx-mdio.0", 
     127                .phy_addr = 0, 
     128                .platform_data = &db120_ar8327_data, 
     129        }, 
     130}; 
    101131 
    102 static int db120_pci_plat_dev_init(struct pci_dev *dev) 
     132static void __init db120_gmac_setup(void) 
    103133{ 
    104         switch (PCI_SLOT(dev->devfn)) { 
    105         case 0: 
    106                 dev->dev.platform_data = &db120_ath9k_data; 
    107                 break; 
    108         } 
     134        void __iomem *base; 
     135        u32 t; 
    109136 
    110         return 0; 
    111 } 
     137        base = ioremap(AR934X_GMAC_BASE, AR934X_GMAC_SIZE); 
    112138 
    113 static void __init db120_pci_init(u8 *eeprom) 
    114 { 
    115         memcpy(db120_ath9k_data.eeprom_data, eeprom, 
    116                sizeof(db120_ath9k_data.eeprom_data)); 
     139        t = __raw_readl(base + AR934X_GMAC_REG_ETH_CFG); 
     140        t &= ~(AR934X_ETH_CFG_RGMII_GMAC0 | AR934X_ETH_CFG_MII_GMAC0 | 
     141               AR934X_ETH_CFG_GMII_GMAC0 | AR934X_ETH_CFG_SW_ONLY_MODE); 
     142        t |= AR934X_ETH_CFG_RGMII_GMAC0 | AR934X_ETH_CFG_SW_ONLY_MODE; 
     143 
     144        __raw_writel(t, base + AR934X_GMAC_REG_ETH_CFG); 
    117145 
    118         ath79_pci_set_plat_dev_init(db120_pci_plat_dev_init); 
    119         ath79_register_pci(); 
     146        iounmap(base); 
    120147} 
    121 #else 
    122 static inline void db120_pci_init(void) {} 
    123 #endif /* CONFIG_PCI */ 
    124148 
    125149static void __init db120_setup(void) 
    126150{ 
    127151        u8 *art = (u8 *) KSEG1ADDR(0x1fff0000); 
    128152 
     153        ath79_gpio_output_select(DB120_GPIO_LED_USB, AR934X_GPIO_OUT_GPIO); 
     154        ath79_register_m25p80(NULL); 
     155 
    129156        ath79_register_leds_gpio(-1, ARRAY_SIZE(db120_leds_gpio), 
    130157                                 db120_leds_gpio); 
    131158        ath79_register_gpio_keys_polled(-1, DB120_KEYS_POLL_INTERVAL, 
    132159                                        ARRAY_SIZE(db120_gpio_keys), 
    133160                                        db120_gpio_keys); 
    134         ath79_register_spi(&db120_spi_data, db120_spi_info, 
    135                            ARRAY_SIZE(db120_spi_info)); 
    136161        ath79_register_usb(); 
    137162        ath79_register_wmac(art + DB120_WMAC_CALDATA_OFFSET, NULL); 
    138         db120_pci_init(art + DB120_PCIE_CALDATA_OFFSET); 
     163        ap91_pci_init(art + DB120_PCIE_CALDATA_OFFSET, NULL); 
     164 
     165        db120_gmac_setup(); 
     166 
     167        ath79_register_mdio(1, 0x0); 
     168        ath79_register_mdio(0, 0x0); 
     169 
     170        ath79_init_mac(ath79_eth0_data.mac_addr, art + DB120_MAC0_OFFSET, 0); 
     171 
     172        mdiobus_register_board_info(db120_mdio0_info, 
     173                                    ARRAY_SIZE(db120_mdio0_info)); 
     174 
     175        /* GMAC0 is connected to an AR8327 switch */ 
     176        ath79_eth0_data.phy_if_mode = PHY_INTERFACE_MODE_RGMII; 
     177        ath79_eth0_data.phy_mask = BIT(0); 
     178        ath79_eth0_data.mii_bus_dev = &ath79_mdio0_device.dev; 
     179        ath79_eth0_pll_data.pll_1000 = 0x06000000; 
     180        ath79_register_eth(0); 
     181 
     182        /* GMAC1 is connected to the internal switch */ 
     183        ath79_init_mac(ath79_eth1_data.mac_addr, art + DB120_MAC1_OFFSET, 0); 
     184        ath79_eth1_data.phy_if_mode = PHY_INTERFACE_MODE_GMII; 
     185        ath79_eth1_data.speed = SPEED_1000; 
     186        ath79_eth1_data.duplex = DUPLEX_FULL; 
     187 
     188        ath79_register_eth(1); 
     189 
     190        ath79_register_nfc(); 
    139191} 
    140192 
    141193MIPS_MACHINE(ATH79_MACH_DB120, "DB120", "Atheros DB120 reference board", 
  • arch/mips/ath79/Kconfig

    a b config ATH79_MACH_AP81 
    4343config ATH79_MACH_DB120 
    4444        bool "Atheros DB120 reference board" 
    4545        select SOC_AR934X 
     46        select ATH79_DEV_AP9X_PCI if PCI 
     47        select ATH79_DEV_ETH 
    4648        select ATH79_DEV_GPIO_BUTTONS 
    4749        select ATH79_DEV_LEDS_GPIO 
    48         select ATH79_DEV_SPI 
     50        select ATH79_DEV_M25P80 
     51        select ATH79_DEV_NFC 
    4952        select ATH79_DEV_USB 
    5053        select ATH79_DEV_WMAC 
    5154        help 
Note: See TracBrowser for help on using the repository browser.