Changeset 13665


Ignore:
Timestamp:
2008-12-16T20:39:34+01:00 (8 years ago)
Author:
thl
Message:

[ifxmips] many more code cleanups for checkpatch.pl, most flagged as errors

Location:
trunk/target/linux/ifxmips/files
Files:
22 edited

Legend:

Unmodified
Added
Removed
  • trunk/target/linux/ifxmips/files/arch/mips/ifxmips/clock.c

    r13660 r13665  
    7171#define DDR_HZ ifxmips_clocks[ifxmips_r32(IFXMIPS_CGU_SYS) & 0x3] 
    7272 
    73  
    74 static inline unsigned int 
    75 get_input_clock(int pll) 
    76 { 
    77         switch(pll) 
    78         { 
     73static inline unsigned int get_input_clock(int pll) 
     74{ 
     75        switch (pll) { 
    7976        case 0: 
    80                 if(ifxmips_r32(IFXMIPS_CGU_PLL0_CFG) & CGU_PLL0_SRC) 
     77                if (ifxmips_r32(IFXMIPS_CGU_PLL0_CFG) & CGU_PLL0_SRC) 
    8178                        return BASIS_INPUT_CRYSTAL_USB; 
    82                 else if(CGU_PLL0_PHASE_DIVIDER_ENABLE) 
     79                else if (CGU_PLL0_PHASE_DIVIDER_ENABLE) 
    8380                        return BASIC_INPUT_CLOCK_FREQUENCY_1; 
    8481                else 
    8582                        return BASIC_INPUT_CLOCK_FREQUENCY_2; 
    8683        case 1: 
    87                 if(CGU_PLL1_SRC) 
     84                if (CGU_PLL1_SRC) 
    8885                        return BASIS_INPUT_CRYSTAL_USB; 
    89                 else if(CGU_PLL0_PHASE_DIVIDER_ENABLE) 
     86                else if (CGU_PLL0_PHASE_DIVIDER_ENABLE) 
    9087                        return BASIC_INPUT_CLOCK_FREQUENCY_1; 
    9188                else 
    9289                        return BASIC_INPUT_CLOCK_FREQUENCY_2; 
    9390        case 2: 
    94                 switch(CGU_PLL2_SRC) 
    95                 { 
     91                switch (CGU_PLL2_SRC) { 
    9692                case 0: 
    9793                        return cgu_get_pll0_fdiv(); 
    9894                case 1: 
    99                         return CGU_PLL2_PHASE_DIVIDER_ENABLE ? BASIC_INPUT_CLOCK_FREQUENCY_1 : BASIC_INPUT_CLOCK_FREQUENCY_2; 
     95                        return CGU_PLL2_PHASE_DIVIDER_ENABLE ? 
     96                                BASIC_INPUT_CLOCK_FREQUENCY_1 : 
     97                                BASIC_INPUT_CLOCK_FREQUENCY_2; 
    10098                case 2: 
    10199                        return BASIS_INPUT_CRYSTAL_USB; 
     
    106104} 
    107105 
    108 static inline unsigned int 
    109 cal_dsm(int pll, unsigned int num, unsigned int den) 
     106static inline unsigned int cal_dsm(int pll, unsigned int num, unsigned int den) 
    110107{ 
    111108        u64 res, clock = get_input_clock(pll); 
     
    116113} 
    117114 
    118 static inline unsigned int 
    119 mash_dsm(int pll, unsigned int M, unsigned int N, unsigned int K) 
     115static inline unsigned int mash_dsm(int pll, unsigned int M, unsigned int N, 
     116        unsigned int K) 
    120117{ 
    121118        unsigned int num = ((N + 1) << 10) + K; 
     
    125122} 
    126123 
    127 static inline unsigned int 
    128 ssff_dsm_1(int pll, unsigned int M,     unsigned int N, unsigned int K) 
     124static inline unsigned int ssff_dsm_1(int pll, unsigned int M, unsigned int N, 
     125        unsigned int K) 
    129126{ 
    130127        unsigned int num = ((N + 1) << 11) + K + 512; 
     
    134131} 
    135132 
    136 static inline unsigned int 
    137 ssff_dsm_2(int pll, unsigned int M,     unsigned int N, unsigned int K) 
     133static inline unsigned int ssff_dsm_2(int pll, unsigned int M, unsigned int N, 
     134        unsigned int K) 
    138135{ 
    139136        unsigned int num = K >= 512 ? 
     
    144141} 
    145142 
    146 static inline unsigned int 
    147 dsm(int pll, unsigned int M, unsigned int N, unsigned int K, 
    148         unsigned int dsmsel, unsigned int phase_div_en) 
    149 { 
    150         if(!dsmsel) 
     143static inline unsigned int dsm(int pll, unsigned int M, unsigned int N, 
     144        unsigned int K, unsigned int dsmsel, unsigned int phase_div_en) 
     145{ 
     146        if (!dsmsel) 
    151147                return mash_dsm(pll, M, N, K); 
    152         else if(!phase_div_en) 
     148        else if (!phase_div_en) 
    153149                return mash_dsm(pll, M, N, K); 
    154150        else 
     
    156152} 
    157153 
    158 static inline unsigned int 
    159 cgu_get_pll0_fosc(void) 
    160 { 
    161         if(CGU_PLL0_BYPASS) 
     154static inline unsigned int cgu_get_pll0_fosc(void) 
     155{ 
     156        if (CGU_PLL0_BYPASS) 
    162157                return get_input_clock(0); 
    163158        else 
     
    169164} 
    170165 
    171 static unsigned int 
    172 cgu_get_pll0_fdiv(void) 
    173 { 
    174         register unsigned int div = CGU_PLL2_CFG_INPUT_DIV + 1; 
     166static unsigned int cgu_get_pll0_fdiv(void) 
     167{ 
     168        unsigned int div = CGU_PLL2_CFG_INPUT_DIV + 1; 
    175169        return (cgu_get_pll0_fosc() + (div >> 1)) / div; 
    176170} 
    177171 
    178 unsigned int 
    179 cgu_get_io_region_clock(void) 
    180 { 
    181         register unsigned int ret = cgu_get_pll0_fosc(); 
    182         switch(ifxmips_r32(IFXMIPS_CGU_PLL2_CFG) & CGU_SYS_DDR_SEL) 
    183         { 
     172unsigned int cgu_get_io_region_clock(void) 
     173{ 
     174        unsigned int ret = cgu_get_pll0_fosc(); 
     175        switch (ifxmips_r32(IFXMIPS_CGU_PLL2_CFG) & CGU_SYS_DDR_SEL) { 
    184176        default: 
    185177        case 0: 
     
    194186} 
    195187 
    196 unsigned int 
    197 cgu_get_fpi_bus_clock(int fpi) 
    198 { 
    199         register unsigned int ret = cgu_get_io_region_clock(); 
    200         if((fpi == 2) && (ifxmips_r32(IFXMIPS_CGU_SYS) & CGU_SYS_FPI_SEL)) 
     188unsigned int cgu_get_fpi_bus_clock(int fpi) 
     189{ 
     190        unsigned int ret = cgu_get_io_region_clock(); 
     191        if ((fpi == 2) && (ifxmips_r32(IFXMIPS_CGU_SYS) & CGU_SYS_FPI_SEL)) 
    201192                ret >>= 1; 
    202193        return ret; 
     
    205196void cgu_setup_pci_clk(int external_clock) 
    206197{ 
    207         //set clock to 33Mhz 
    208         ifxmips_w32(ifxmips_r32(IFXMIPS_CGU_IFCCR) & ~0xf00000, IFXMIPS_CGU_IFCCR); 
    209         ifxmips_w32(ifxmips_r32(IFXMIPS_CGU_IFCCR) | 0x800000, IFXMIPS_CGU_IFCCR); 
    210         if(external_clock) 
    211         { 
    212                 ifxmips_w32(ifxmips_r32(IFXMIPS_CGU_IFCCR) & ~ (1 << 16), IFXMIPS_CGU_IFCCR); 
     198        /* set clock to 33Mhz */ 
     199        ifxmips_w32(ifxmips_r32(IFXMIPS_CGU_IFCCR) & ~0xf00000, 
     200                IFXMIPS_CGU_IFCCR); 
     201        ifxmips_w32(ifxmips_r32(IFXMIPS_CGU_IFCCR) | 0x800000, 
     202                IFXMIPS_CGU_IFCCR); 
     203        if (external_clock)     { 
     204                ifxmips_w32(ifxmips_r32(IFXMIPS_CGU_IFCCR) & ~(1 << 16), 
     205                        IFXMIPS_CGU_IFCCR); 
    213206                ifxmips_w32((1 << 30), IFXMIPS_CGU_PCICR); 
    214207        } else { 
    215                 ifxmips_w32(ifxmips_r32(IFXMIPS_CGU_IFCCR) | (1 << 16), IFXMIPS_CGU_IFCCR); 
     208                ifxmips_w32(ifxmips_r32(IFXMIPS_CGU_IFCCR) | (1 << 16), 
     209                        IFXMIPS_CGU_IFCCR); 
    216210                ifxmips_w32((1 << 31) | (1 << 30), IFXMIPS_CGU_PCICR); 
    217211        } 
    218212} 
    219213 
    220 unsigned int 
    221 ifxmips_get_cpu_hz(void) 
     214unsigned int ifxmips_get_cpu_hz(void) 
    222215{ 
    223216        unsigned int ddr_clock = DDR_HZ; 
    224         switch(ifxmips_r32(IFXMIPS_CGU_SYS) & 0xc) 
    225         { 
     217        switch (ifxmips_r32(IFXMIPS_CGU_SYS) & 0xc) { 
    226218        case 0: 
    227219                return CLOCK_333M; 
     
    233225EXPORT_SYMBOL(ifxmips_get_cpu_hz); 
    234226 
    235 unsigned int 
    236 ifxmips_get_fpi_hz(void) 
     227unsigned int ifxmips_get_fpi_hz(void) 
    237228{ 
    238229        unsigned int ddr_clock = DDR_HZ; 
    239         if(ifxmips_r32(IFXMIPS_CGU_SYS) & 0x40) 
     230        if (ifxmips_r32(IFXMIPS_CGU_SYS) & 0x40) 
    240231                return ddr_clock >> 1; 
    241232        return ddr_clock; 
  • trunk/target/linux/ifxmips/files/arch/mips/ifxmips/dma-core.c

    r13660 r13665  
    3838 
    3939u64 *g_desc_list; 
    40 _dma_device_info dma_devs[MAX_DMA_DEVICE_NUM]; 
    41 _dma_channel_info dma_chan[MAX_DMA_CHANNEL_NUM]; 
     40struct dma_device_info dma_devs[MAX_DMA_DEVICE_NUM]; 
     41struct dma_channel_info dma_chan[MAX_DMA_CHANNEL_NUM]; 
    4242 
    4343static const char *global_device_name[MAX_DMA_DEVICE_NUM] = 
    4444        { "PPE", "DEU", "SPI", "SDIO", "MCTRL0", "MCTRL1" }; 
    4545 
    46 _dma_chan_map default_dma_map[MAX_DMA_CHANNEL_NUM] = { 
     46struct dma_chan_map default_dma_map[MAX_DMA_CHANNEL_NUM] = { 
    4747        {"PPE", IFXMIPS_DMA_RX, 0, IFXMIPS_DMA_CH0_INT, 0}, 
    4848        {"PPE", IFXMIPS_DMA_TX, 0, IFXMIPS_DMA_CH1_INT, 0}, 
     
    6767}; 
    6868 
    69 _dma_chan_map *chan_map = default_dma_map; 
     69struct dma_chan_map *chan_map = default_dma_map; 
    7070volatile u32 g_ifxmips_dma_int_status; 
    7171volatile int g_ifxmips_dma_in_process; /* 0=not in process, 1=in process */ 
     
    8888} 
    8989 
    90 void enable_ch_irq(_dma_channel_info *pCh) 
     90void enable_ch_irq(struct dma_channel_info *pCh) 
    9191{ 
    9292        int chan_no = (int)(pCh - dma_chan); 
     
    101101} 
    102102 
    103 void disable_ch_irq(_dma_channel_info *pCh) 
     103void disable_ch_irq(struct dma_channel_info *pCh) 
    104104{ 
    105105        unsigned long flag; 
     
    115115} 
    116116 
    117 void open_chan(_dma_channel_info *pCh) 
     117void open_chan(struct dma_channel_info *pCh) 
    118118{ 
    119119        unsigned long flag; 
     
    128128} 
    129129 
    130 void close_chan(_dma_channel_info *pCh) 
     130void close_chan(struct dma_channel_info *pCh) 
    131131{ 
    132132        unsigned long flag; 
     
    140140} 
    141141 
    142 void reset_chan(_dma_channel_info *pCh) 
     142void reset_chan(struct dma_channel_info *pCh) 
    143143{ 
    144144        int chan_no = (int) (pCh - dma_chan); 
     
    150150void rx_chan_intr_handler(int chan_no) 
    151151{ 
    152         _dma_device_info *pDev = (_dma_device_info *)dma_chan[chan_no].dma_dev; 
    153         _dma_channel_info *pCh = &dma_chan[chan_no]; 
     152        struct dma_device_info *pDev = (struct dma_device_info *)dma_chan[chan_no].dma_dev; 
     153        struct dma_channel_info *pCh = &dma_chan[chan_no]; 
    154154        struct rx_desc *rx_desc_p; 
    155155        int tmp; 
     
    180180inline void tx_chan_intr_handler(int chan_no) 
    181181{ 
    182         _dma_device_info *pDev = (_dma_device_info *)dma_chan[chan_no].dma_dev; 
    183         _dma_channel_info *pCh = &dma_chan[chan_no]; 
     182        struct dma_device_info *pDev = (struct dma_device_info *)dma_chan[chan_no].dma_dev; 
     183        struct dma_channel_info *pCh = &dma_chan[chan_no]; 
    184184        int tmp; 
    185185        unsigned long flag; 
     
    243243irqreturn_t dma_interrupt(int irq, void *dev_id) 
    244244{ 
    245         _dma_channel_info *pCh; 
     245        struct dma_channel_info *pCh; 
    246246        int chan_no = 0; 
    247247        int tmp; 
    248248 
    249         pCh = (_dma_channel_info *)dev_id; 
     249        pCh = (struct dma_channel_info *)dev_id; 
    250250        chan_no = (int)(pCh - dma_chan); 
    251251        if (chan_no < 0 || chan_no > 19) 
     
    266266} 
    267267 
    268 _dma_device_info *dma_device_reserve(char *dev_name) 
     268struct dma_device_info *dma_device_reserve(char *dev_name) 
    269269{ 
    270270        int i; 
     
    283283EXPORT_SYMBOL(dma_device_reserve); 
    284284 
    285 void dma_device_release(_dma_device_info *dev) 
     285void dma_device_release(struct dma_device_info *dev) 
    286286{ 
    287287        dev->reserved = 0; 
     
    289289EXPORT_SYMBOL(dma_device_release); 
    290290 
    291 void dma_device_register(_dma_device_info *dev) 
     291void dma_device_register(struct dma_device_info *dev) 
    292292{ 
    293293        int i, j; 
     
    296296        int byte_offset; 
    297297        unsigned long flag; 
    298         _dma_device_info *pDev; 
    299         _dma_channel_info *pCh; 
     298        struct dma_device_info *pDev; 
     299        struct dma_channel_info *pCh; 
    300300        struct rx_desc *rx_desc_p; 
    301301        struct tx_desc *tx_desc_p; 
     
    332332                        for (j = 0; j < pCh->desc_len; j++) { 
    333333                                rx_desc_p = (struct rx_desc *)pCh->desc_base + j; 
    334                                 pDev = (_dma_device_info *)(pCh->dma_dev); 
     334                                pDev = (struct dma_device_info *)(pCh->dma_dev); 
    335335                                buffer = pDev->buffer_alloc(pCh->packet_size, &byte_offset, (void *)&(pCh->opt[j])); 
    336336                                if (!buffer) 
     
    365365EXPORT_SYMBOL(dma_device_register); 
    366366 
    367 void dma_device_unregister(_dma_device_info *dev) 
     367void dma_device_unregister(struct dma_device_info *dev) 
    368368{ 
    369369        int i, j; 
    370370        int chan_no; 
    371         _dma_channel_info *pCh; 
     371        struct dma_channel_info *pCh; 
    372372        struct rx_desc *rx_desc_p; 
    373373        struct tx_desc *tx_desc_p; 
     
    443443        int byte_offset = 0; 
    444444        void *p = NULL; 
    445         _dma_channel_info *pCh = dma_dev->rx_chan[dma_dev->current_rx_chan]; 
     445        struct dma_channel_info *pCh = dma_dev->rx_chan[dma_dev->current_rx_chan]; 
    446446        struct rx_desc *rx_desc_p; 
    447447 
     
    489489        unsigned long flag; 
    490490        u32 tmp, byte_offset; 
    491         _dma_channel_info *pCh; 
     491        struct dma_channel_info *pCh; 
    492492        int chan_no; 
    493493        struct tx_desc *tx_desc_p; 
     
    495495 
    496496        pCh = dma_dev->tx_chan[dma_dev->current_tx_chan]; 
    497         chan_no = (int)(pCh - (_dma_channel_info *) dma_chan); 
     497        chan_no = (int)(pCh - (struct dma_channel_info *) dma_chan); 
    498498 
    499499        tx_desc_p = (struct tx_desc *)pCh->desc_base + pCh->prev_desc; 
     
    547547EXPORT_SYMBOL(dma_device_write); 
    548548 
    549 int map_dma_chan(_dma_chan_map *map) 
     549int map_dma_chan(struct dma_chan_map *map) 
    550550{ 
    551551        int i, j; 
     
    553553 
    554554        for (i = 0; i < MAX_DMA_DEVICE_NUM; i++) 
    555                 strcpy(dma_devs[i].device_name, global_device_name[i]); 
     555                dma_devs[i].device_name = &global_device_name[i]; 
    556556 
    557557        for (i = 0; i < MAX_DMA_CHANNEL_NUM; i++) { 
  • trunk/target/linux/ifxmips/files/arch/mips/ifxmips/gpio.c

    r13660 r13665  
    5252extern u64 uevent_next_seqnum(void); 
    5353static unsigned long seen; 
    54 static int pressed = 0; 
     54static int pressed; 
    5555 
    5656struct event_t { 
     
    6262 
    6363#define IFXMIPS_GPIO_SANITY             {if (port > MAX_PORTS || pin > PINS_PER_PORT) return -EINVAL; } 
    64 int 
    65 ifxmips_port_reserve_pin(unsigned int port, unsigned int pin) 
    66 { 
    67         IFXMIPS_GPIO_SANITY; 
    68         printk("%s : call to obseleted function\n", __func__); 
     64 
     65int ifxmips_port_reserve_pin(unsigned int port, unsigned int pin) 
     66{ 
     67        IFXMIPS_GPIO_SANITY; 
     68        printk(KERN_INFO "%s : call to obseleted function\n", __func__); 
    6969        return 0; 
    7070} 
    7171EXPORT_SYMBOL(ifxmips_port_reserve_pin); 
    7272 
    73 int 
    74 ifxmips_port_free_pin(unsigned int port, unsigned int pin) 
    75 { 
    76         IFXMIPS_GPIO_SANITY; 
    77         printk("%s : call to obseleted function\n", __func__); 
     73int ifxmips_port_free_pin(unsigned int port, unsigned int pin) 
     74{ 
     75        IFXMIPS_GPIO_SANITY; 
     76        printk(KERN_INFO "%s : call to obseleted function\n", __func__); 
    7877        return 0; 
    7978} 
    8079EXPORT_SYMBOL(ifxmips_port_free_pin); 
    8180 
    82 int 
    83 ifxmips_port_set_open_drain(unsigned int port, unsigned int pin) 
     81int ifxmips_port_set_open_drain(unsigned int port, unsigned int pin) 
    8482{ 
    8583        IFXMIPS_GPIO_SANITY; 
     
    9088EXPORT_SYMBOL(ifxmips_port_set_open_drain); 
    9189 
    92 int 
    93 ifxmips_port_clear_open_drain(unsigned int port, unsigned int pin) 
     90int ifxmips_port_clear_open_drain(unsigned int port, unsigned int pin) 
    9491{ 
    9592        IFXMIPS_GPIO_SANITY; 
     
    10097EXPORT_SYMBOL(ifxmips_port_clear_open_drain); 
    10198 
    102 int 
    103 ifxmips_port_set_pudsel(unsigned int port, unsigned int pin) 
    104 { 
    105     IFXMIPS_GPIO_SANITY; 
     99int ifxmips_port_set_pudsel(unsigned int port, unsigned int pin) 
     100{ 
     101        IFXMIPS_GPIO_SANITY; 
    106102        ifxmips_w32(ifxmips_r32(IFXMIPS_GPIO_P0_PUDSEL + (port * 0xC)) | (1 << pin), 
    107103                IFXMIPS_GPIO_P0_PUDSEL + (port * 0xC)); 
     
    110106EXPORT_SYMBOL(ifxmips_port_set_pudsel); 
    111107 
    112 int 
    113 ifxmips_port_clear_pudsel (unsigned int port, unsigned int pin) 
    114 { 
    115     IFXMIPS_GPIO_SANITY; 
     108int ifxmips_port_clear_pudsel(unsigned int port, unsigned int pin) 
     109{ 
     110        IFXMIPS_GPIO_SANITY; 
    116111        ifxmips_w32(ifxmips_r32(IFXMIPS_GPIO_P0_PUDSEL + (port * 0xC)) & ~(1 << pin), 
    117112                IFXMIPS_GPIO_P0_PUDSEL + (port * 0xC)); 
     
    120115EXPORT_SYMBOL(ifxmips_port_clear_pudsel); 
    121116 
    122 int 
    123 ifxmips_port_set_puden(unsigned int port, unsigned int pin) 
    124 { 
    125     IFXMIPS_GPIO_SANITY; 
     117int ifxmips_port_set_puden(unsigned int port, unsigned int pin) 
     118{ 
     119        IFXMIPS_GPIO_SANITY; 
    126120        ifxmips_w32(ifxmips_r32(IFXMIPS_GPIO_P0_PUDEN + (port * 0xC)) | (1 << pin), 
    127121                IFXMIPS_GPIO_P0_PUDEN + (port * 0xC)); 
     
    130124EXPORT_SYMBOL(ifxmips_port_set_puden); 
    131125 
    132 int 
    133 ifxmips_port_clear_puden(unsigned int port, unsigned int pin) 
    134 { 
    135     IFXMIPS_GPIO_SANITY; 
     126int ifxmips_port_clear_puden(unsigned int port, unsigned int pin) 
     127{ 
     128        IFXMIPS_GPIO_SANITY; 
    136129        ifxmips_w32(ifxmips_r32(IFXMIPS_GPIO_P0_PUDEN + (port * 0xC)) & ~(1 << pin), 
    137130                IFXMIPS_GPIO_P0_PUDEN + (port * 0xC)); 
     
    140133EXPORT_SYMBOL(ifxmips_port_clear_puden); 
    141134 
    142 int 
    143 ifxmips_port_set_stoff(unsigned int port, unsigned int pin) 
    144 { 
    145     IFXMIPS_GPIO_SANITY; 
     135int ifxmips_port_set_stoff(unsigned int port, unsigned int pin) 
     136{ 
     137        IFXMIPS_GPIO_SANITY; 
    146138        ifxmips_w32(ifxmips_r32(IFXMIPS_GPIO_P0_STOFF + (port * 0xC)) | (1 << pin), 
    147139                IFXMIPS_GPIO_P0_STOFF + (port * 0xC)); 
     
    150142EXPORT_SYMBOL(ifxmips_port_set_stoff); 
    151143 
    152 int 
    153 ifxmips_port_clear_stoff(unsigned int port, unsigned int pin) 
    154 { 
    155     IFXMIPS_GPIO_SANITY; 
     144int ifxmips_port_clear_stoff(unsigned int port, unsigned int pin) 
     145{ 
     146        IFXMIPS_GPIO_SANITY; 
    156147        ifxmips_w32(ifxmips_r32(IFXMIPS_GPIO_P0_STOFF + (port * 0xC)) & ~(1 << pin), 
    157148                IFXMIPS_GPIO_P0_STOFF + (port * 0xC)); 
     
    160151EXPORT_SYMBOL(ifxmips_port_clear_stoff); 
    161152 
    162 int 
    163 ifxmips_port_set_dir_out(unsigned int port, unsigned int pin) 
    164 { 
    165     IFXMIPS_GPIO_SANITY; 
     153int ifxmips_port_set_dir_out(unsigned int port, unsigned int pin) 
     154{ 
     155        IFXMIPS_GPIO_SANITY; 
    166156        ifxmips_w32(ifxmips_r32(IFXMIPS_GPIO_P0_DIR + (port * 0xC)) | (1 << pin), 
    167157                IFXMIPS_GPIO_P0_DIR + (port * 0xC)); 
     
    170160EXPORT_SYMBOL(ifxmips_port_set_dir_out); 
    171161 
    172 int 
    173 ifxmips_port_set_dir_in(unsigned int port, unsigned int pin) 
    174 { 
    175     IFXMIPS_GPIO_SANITY; 
     162int ifxmips_port_set_dir_in(unsigned int port, unsigned int pin) 
     163{ 
     164        IFXMIPS_GPIO_SANITY; 
    176165        ifxmips_w32(ifxmips_r32(IFXMIPS_GPIO_P0_DIR + (port * 0xC)) & ~(1 << pin), 
    177166                IFXMIPS_GPIO_P0_DIR + (port * 0xC)); 
     
    180169EXPORT_SYMBOL(ifxmips_port_set_dir_in); 
    181170 
    182 int 
    183 ifxmips_port_set_output(unsigned int port, unsigned int pin) 
    184 { 
    185     IFXMIPS_GPIO_SANITY; 
     171int ifxmips_port_set_output(unsigned int port, unsigned int pin) 
     172{ 
     173        IFXMIPS_GPIO_SANITY; 
    186174        ifxmips_w32(ifxmips_r32(IFXMIPS_GPIO_P0_OUT + (port * 0xC)) | (1 << pin), 
    187175                IFXMIPS_GPIO_P0_OUT + (port * 0xC)); 
     
    190178EXPORT_SYMBOL(ifxmips_port_set_output); 
    191179 
    192 int 
    193 ifxmips_port_clear_output(unsigned int port, unsigned int pin) 
    194 { 
    195     IFXMIPS_GPIO_SANITY; 
     180int ifxmips_port_clear_output(unsigned int port, unsigned int pin) 
     181{ 
     182        IFXMIPS_GPIO_SANITY; 
    196183        ifxmips_w32(ifxmips_r32(IFXMIPS_GPIO_P0_OUT + (port * 0xC)) & ~(1 << pin), 
    197184                IFXMIPS_GPIO_P0_OUT + (port * 0xC)); 
     
    200187EXPORT_SYMBOL(ifxmips_port_clear_output); 
    201188 
    202 int 
    203 ifxmips_port_get_input(unsigned int port, unsigned int pin) 
    204 { 
    205     IFXMIPS_GPIO_SANITY; 
     189int ifxmips_port_get_input(unsigned int port, unsigned int pin) 
     190{ 
     191        IFXMIPS_GPIO_SANITY; 
    206192        if (ifxmips_r32(IFXMIPS_GPIO_P0_IN + (port * 0xC)) & (1 << pin)) 
    207193                return 0; 
     
    211197EXPORT_SYMBOL(ifxmips_port_get_input); 
    212198 
    213 int 
    214 ifxmips_port_set_altsel0(unsigned int port, unsigned int pin) 
    215 { 
    216     IFXMIPS_GPIO_SANITY; 
     199int ifxmips_port_set_altsel0(unsigned int port, unsigned int pin) 
     200{ 
     201        IFXMIPS_GPIO_SANITY; 
    217202        ifxmips_w32(ifxmips_r32(IFXMIPS_GPIO_P0_ALTSEL0 + (port * 0xC)) | (1 << pin), 
    218203                IFXMIPS_GPIO_P0_ALTSEL0 + (port * 0xC)); 
     
    221206EXPORT_SYMBOL(ifxmips_port_set_altsel0); 
    222207 
    223 int 
    224 ifxmips_port_clear_altsel0(unsigned int port, unsigned int pin) 
    225 { 
    226     IFXMIPS_GPIO_SANITY; 
     208int ifxmips_port_clear_altsel0(unsigned int port, unsigned int pin) 
     209{ 
     210        IFXMIPS_GPIO_SANITY; 
    227211        ifxmips_w32(ifxmips_r32(IFXMIPS_GPIO_P0_ALTSEL0 + (port * 0xC)) & ~(1 << pin), 
    228212                IFXMIPS_GPIO_P0_ALTSEL0 + (port * 0xC)); 
     
    231215EXPORT_SYMBOL(ifxmips_port_clear_altsel0); 
    232216 
    233 int 
    234 ifxmips_port_set_altsel1(unsigned int port, unsigned int pin) 
    235 { 
    236     IFXMIPS_GPIO_SANITY; 
     217int ifxmips_port_set_altsel1(unsigned int port, unsigned int pin) 
     218{ 
     219        IFXMIPS_GPIO_SANITY; 
    237220        ifxmips_w32(ifxmips_r32(IFXMIPS_GPIO_P0_ALTSEL1 + (port * 0xC)) | (1 << pin), 
    238221                IFXMIPS_GPIO_P0_ALTSEL1 + (port * 0xC)); 
     
    241224EXPORT_SYMBOL(ifxmips_port_set_altsel1); 
    242225 
    243 int 
    244 ifxmips_port_clear_altsel1(unsigned int port, unsigned int pin) 
    245 { 
    246     IFXMIPS_GPIO_SANITY; 
     226int ifxmips_port_clear_altsel1(unsigned int port, unsigned int pin) 
     227{ 
     228        IFXMIPS_GPIO_SANITY; 
    247229        ifxmips_w32(ifxmips_r32(IFXMIPS_GPIO_P0_ALTSEL1 + (port * 0xC)) & ~(1 << pin), 
    248230                IFXMIPS_GPIO_P0_ALTSEL1 + (port * 0xC)); 
     
    252234 
    253235#ifdef CONFIG_IFXMIPS_GPIO_RST_BTN 
    254 static inline void 
    255 add_msg(struct sk_buff *skb, char *msg) 
     236static inline void add_msg(struct sk_buff *skb, char *msg) 
    256237{ 
    257238        char *scratch; 
     
    260241} 
    261242 
    262 static void 
    263 hotplug_button(struct work_struct *wq) 
     243static void hotplug_button(struct work_struct *wq) 
    264244{ 
    265245        struct sk_buff *skb; 
     
    270250 
    271251        event = container_of(wq, struct event_t, wq); 
    272         if(!uevent_sock) 
     252        if (!uevent_sock) 
    273253                goto done; 
    274254 
     
    276256        len = strlen(s) + 2; 
    277257        skb = alloc_skb(len + 2048, GFP_KERNEL); 
    278         if(!skb) 
     258        if (!skb) 
    279259                goto done; 
    280260 
    281261        scratch = skb_put(skb, len); 
    282         sprintf(scratch, "%s@",s); 
     262        sprintf(scratch, "%s@", s); 
    283263        add_msg(skb, "HOME=/"); 
    284264        add_msg(skb, "PATH=/sbin:/bin:/usr/sbin:/usr/bin"); 
     
    297277} 
    298278 
    299 static void 
    300 reset_button_poll(unsigned long unused) 
     279static void reset_button_poll(unsigned long unused) 
    301280{ 
    302281        struct event_t *event; 
     
    305284        add_timer(&rst_button_timer); 
    306285 
    307         if (pressed != ifxmips_port_get_input(rst_port, rst_pin)) 
    308         { 
    309                 if(pressed) 
     286        if (pressed != ifxmips_port_get_input(rst_port, rst_pin)) { 
     287                if (pressed) 
    310288                        pressed = 0; 
    311289                else 
    312290                        pressed = 1; 
    313                 event = (struct event_t *) kzalloc(sizeof(struct event_t), GFP_ATOMIC); 
    314                 if (!event) 
    315                 { 
    316                         printk("Could not alloc hotplug event\n"); 
     291                event = kzalloc(sizeof(struct event_t), GFP_ATOMIC); 
     292                if (!event) { 
     293                        printk(KERN_INFO "Could not alloc hotplug event\n"); 
    317294                        return; 
    318295                } 
     
    326303#endif 
    327304 
    328 static int 
    329 ifxmips_gpio_probe(struct platform_device *dev) 
     305static int ifxmips_gpio_probe(struct platform_device *dev) 
    330306{ 
    331307        int retval = 0; 
     
    347323} 
    348324 
    349 static int 
    350 ifxmips_gpio_remove(struct platform_device *pdev) 
     325static int ifxmips_gpio_remove(struct platform_device *pdev) 
    351326{ 
    352327#ifdef CONFIG_IFXMIPS_GPIO_RST_BTN 
     
    356331} 
    357332 
    358 static struct 
    359 platform_driver ifxmips_gpio_driver = { 
     333static struct platform_driver ifxmips_gpio_driver = { 
    360334        .probe = ifxmips_gpio_probe, 
    361335        .remove = ifxmips_gpio_remove, 
     
    366340}; 
    367341 
    368 int __init 
    369 ifxmips_gpio_init(void) 
     342int __init ifxmips_gpio_init(void) 
    370343{ 
    371344        int ret = platform_driver_register(&ifxmips_gpio_driver); 
     
    375348} 
    376349 
    377 void __exit 
    378 ifxmips_gpio_exit(void) 
     350void __exit ifxmips_gpio_exit(void) 
    379351{ 
    380352        platform_driver_unregister(&ifxmips_gpio_driver); 
  • trunk/target/linux/ifxmips/files/arch/mips/ifxmips/pmu.c

    r11570 r13665  
    1414 *   Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307, USA. 
    1515 * 
    16  *   Copyright (C) 2007 John Crispin <blogic@openwrt.org>  
     16 *   Copyright (C) 2007 John Crispin <blogic@openwrt.org> 
    1717 */ 
    1818 
     
    2222#include <asm/ifxmips/ifxmips.h> 
    2323 
    24 void 
    25 ifxmips_pmu_enable(unsigned int module) 
     24void ifxmips_pmu_enable(unsigned int module) 
    2625{ 
    2726        int err = 1000000; 
    2827 
    29         ifxmips_w32(ifxmips_r32(IFXMIPS_PMU_PWDCR) & ~module, IFXMIPS_PMU_PWDCR); 
    30         while (--err && (ifxmips_r32(IFXMIPS_PMU_PWDSR) & module)) {} 
     28        ifxmips_w32(ifxmips_r32(IFXMIPS_PMU_PWDCR) & ~module, 
     29                IFXMIPS_PMU_PWDCR); 
     30        while (--err && (ifxmips_r32(IFXMIPS_PMU_PWDSR) & module)) 
     31                ; 
    3132 
    3233        if (!err) 
     
    3536EXPORT_SYMBOL(ifxmips_pmu_enable); 
    3637 
    37 void 
    38 ifxmips_pmu_disable(unsigned int module) 
     38void ifxmips_pmu_disable(unsigned int module) 
    3939{ 
    4040        ifxmips_w32(ifxmips_r32(IFXMIPS_PMU_PWDCR) | module, IFXMIPS_PMU_PWDCR); 
  • trunk/target/linux/ifxmips/files/arch/mips/ifxmips/prom.c

    r13660 r13665  
    2727 
    2828/* for voice cpu (MIPS24K) */ 
    29 unsigned int *prom_cp1_base = NULL; 
    30 unsigned int prom_cp1_size = 0; 
     29unsigned int *prom_cp1_base; 
     30unsigned int prom_cp1_size; 
    3131 
    3232/* for Multithreading (APRP) on MIPS34K */ 
    33 unsigned long physical_memsize = 0L; 
     33unsigned long physical_memsize; 
    3434 
    3535#ifdef IFXMIPS_PROM_ASC0 
     
    5858 
    5959        local_irq_save(flags); 
    60         while((asc_r32(IFXMIPS_ASC_FSTAT) & ASCFSTAT_TXFFLMASK) >> ASCFSTAT_TXFFLOFF); 
     60        while ((asc_r32(IFXMIPS_ASC_FSTAT) & ASCFSTAT_TXFFLMASK) >> ASCFSTAT_TXFFLOFF) 
     61                ; 
    6162 
    6263        if (c == '\n') 
     
    106107 
    107108        if (argc) { 
    108                 argv = (char**)KSEG1ADDR((unsigned long)argv); 
     109                argv = (char **)KSEG1ADDR((unsigned long)argv); 
    109110                arcs_cmdline[0] = '\0'; 
    110                 for (i = 1; i < argc; i++) 
    111                 { 
     111                for (i = 1; i < argc; i++) { 
    112112                        char *a = (char *)KSEG1ADDR(argv[i]); 
    113113                        if (!argv[i]) 
     
    130130                                "console=ttyS0,115200 rootfstype=squashfs,jffs2 init=/etc/preinit"); 
    131131        } 
    132         envp = (char**)KSEG1ADDR((unsigned long)envp); 
    133         while(*envp) 
    134         { 
     132        envp = (char **)KSEG1ADDR((unsigned long)envp); 
     133        while (*envp) { 
    135134                char *e = (char *)KSEG1ADDR(*envp); 
    136135 
    137                 if (!strncmp(e, "memsize=", 8)) 
    138                 { 
     136                if (!strncmp(e, "memsize=", 8)) { 
    139137                        e += 8; 
    140138                        memsize = simple_strtoul(e, NULL, 10); 
     
    142140                envp++; 
    143141        } 
    144  
    145142        memsize *= 1024 * 1024; 
    146143 
     
    148145        if ((cpu_data[0].cputype == CPU_24K) && (prom_cp1_size)) { 
    149146                memsize -= prom_cp1_size; 
    150                 prom_cp1_base = (unsigned int*)KSEG1ADDR(memsize); 
     147                prom_cp1_base = (unsigned int *)KSEG1ADDR(memsize); 
    151148 
    152149                prom_printf("Using %dMB Ram and reserving %dMB for cp1\n", 
  • trunk/target/linux/ifxmips/files/arch/mips/ifxmips/reset.c

    r13660 r13665  
    1414 *   Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307, USA. 
    1515 * 
    16  *   Copyright (C) 2007 John Crispin <blogic@openwrt.org>  
     16 *   Copyright (C) 2007 John Crispin <blogic@openwrt.org> 
    1717 */ 
    1818 
    1919#include <linux/kernel.h> 
    2020#include <linux/pm.h> 
    21 #include <asm/reboot.h> 
     21#include <linux/reboot.h> 
     22#include <linux/io.h> 
    2223#include <asm/system.h> 
    23 #include <asm/io.h> 
    2424#include <asm/ifxmips/ifxmips.h> 
    2525 
     
    2929        local_irq_disable(); 
    3030 
    31         ifxmips_w32(ifxmips_r32(IFXMIPS_RCU_RST) | IFXMIPS_RCU_RST_ALL, IFXMIPS_RCU_RST); 
    32         for(;;); 
     31        ifxmips_w32(ifxmips_r32(IFXMIPS_RCU_RST) | IFXMIPS_RCU_RST_ALL, 
     32                IFXMIPS_RCU_RST); 
     33        for (;;) 
     34                ; 
    3335} 
    3436 
     
    3739        printk(KERN_NOTICE "System halted.\n"); 
    3840        local_irq_disable(); 
    39         for(;;); 
     41        for (;;) 
     42                ; 
    4043} 
    4144 
    4245static void ifxmips_machine_power_off(void) 
    4346{ 
    44         printk (KERN_NOTICE "Please turn off the power now.\n"); 
     47        printk(KERN_NOTICE "Please turn off the power now.\n"); 
    4548        local_irq_disable(); 
    46         for(;;); 
     49        for (;;) 
     50                ; 
    4751} 
    4852 
  • trunk/target/linux/ifxmips/files/arch/mips/ifxmips/setup.c

    r13660 r13665  
    2020#include <linux/init.h> 
    2121 
    22 #include <asm/time.h> 
     22#include <linux/time.h> 
     23#include <linux/cpu.h> 
     24 
    2325#include <asm/traps.h> 
    24 #include <linux/cpu.h> 
    2526#include <asm/irq.h> 
    2627#include <asm/bootinfo.h> 
     28 
    2729#include <asm/ifxmips/ifxmips.h> 
    2830#include <asm/ifxmips/ifxmips_irq.h> 
  • trunk/target/linux/ifxmips/files/arch/mips/ifxmips/timer.c

    r13660 r13665  
    66#include <linux/miscdevice.h> 
    77#include <linux/init.h> 
    8 #include <asm/uaccess.h> 
    9 #include <asm/unistd.h> 
     8#include <linux/uaccess.h> 
     9#include <linux/unistd.h> 
     10#include <linux/errno.h> 
     11#include <linux/interrupt.h> 
     12 
    1013#include <asm/irq.h> 
    1114#include <asm/div64.h> 
    12 #include <linux/errno.h> 
    13 #include <linux/interrupt.h> 
    1415 
    1516#include <asm/ifxmips/ifxmips.h> 
     
    1920#include <asm/ifxmips/ifxmips_pmu.h> 
    2021 
    21 #define MAX_NUM_OF_32BIT_TIMER_BLOCKS   6 
     22#define MAX_NUM_OF_32BIT_TIMER_BLOCKS   6 
    2223 
    2324#ifdef TIMER1A 
    24 #define FIRST_TIMER                   TIMER1A 
     25#define FIRST_TIMER                     TIMER1A 
    2526#else 
    26 #define FIRST_TIMER                   2 
     27#define FIRST_TIMER                     2 
    2728#endif 
    2829 
     
    3031 *  GPTC divider is set or not. 
    3132 */ 
    32 #define GPTU_CLC_RMC_IS_SET             0 
     33#define GPTU_CLC_RMC_IS_SET             0 
    3334 
    3435/* 
    3536 *  Timer Interrupt (IRQ) 
    3637 */ 
    37 #define TIMER_INTERRUPT                 INT_NUM_IM3_IRL0 + 22   //  Must be adjusted when ICU driver is available 
     38/*  Must be adjusted when ICU driver is available */ 
     39#define TIMER_INTERRUPT                 (INT_NUM_IM3_IRL0 + 22) 
    3840 
    3941/* 
    4042 *  Bits Operation 
    4143 */ 
    42 #define GET_BITS(x, msb, lsb)           (((x) & ((1 << ((msb) + 1)) - 1)) >> (lsb)) 
    43 #define SET_BITS(x, msb, lsb, value)    (((x) & ~(((1 << ((msb) + 1)) - 1) ^ ((1 << (lsb)) - 1))) | (((value) & ((1 << (1 + (msb) - (lsb))) - 1)) << (lsb))) 
     44#define GET_BITS(x, msb, lsb)           \ 
     45        (((x) & ((1 << ((msb) + 1)) - 1)) >> (lsb)) 
     46#define SET_BITS(x, msb, lsb, value)    \ 
     47        (((x) & ~(((1 << ((msb) + 1)) - 1) ^ ((1 << (lsb)) - 1))) | \ 
     48        (((value) & ((1 << (1 + (msb) - (lsb))) - 1)) << (lsb))) 
    4449 
    4550/* 
    4651 *  GPTU Register Mapping 
    4752 */ 
    48 #define IFXMIPS_GPTU                     (KSEG1 + 0x1E100A00) 
    49 #define IFXMIPS_GPTU_CLC                 ((volatile u32*)(IFXMIPS_GPTU + 0x0000)) 
    50 #define IFXMIPS_GPTU_ID                  ((volatile u32*)(IFXMIPS_GPTU + 0x0008)) 
    51 #define IFXMIPS_GPTU_CON(n, X)           ((volatile u32*)(IFXMIPS_GPTU + 0x0010 + ((X) * 4) + ((n) - 1) * 0x0020))      //  X must be either A or B 
    52 #define IFXMIPS_GPTU_RUN(n, X)           ((volatile u32*)(IFXMIPS_GPTU + 0x0018 + ((X) * 4) + ((n) - 1) * 0x0020))      //  X must be either A or B 
    53 #define IFXMIPS_GPTU_RELOAD(n, X)        ((volatile u32*)(IFXMIPS_GPTU + 0x0020 + ((X) * 4) + ((n) - 1) * 0x0020))      //  X must be either A or B 
    54 #define IFXMIPS_GPTU_COUNT(n, X)         ((volatile u32*)(IFXMIPS_GPTU + 0x0028 + ((X) * 4) + ((n) - 1) * 0x0020))      //  X must be either A or B 
    55 #define IFXMIPS_GPTU_IRNEN               ((volatile u32*)(IFXMIPS_GPTU + 0x00F4)) 
    56 #define IFXMIPS_GPTU_IRNICR              ((volatile u32*)(IFXMIPS_GPTU + 0x00F8)) 
    57 #define IFXMIPS_GPTU_IRNCR               ((volatile u32*)(IFXMIPS_GPTU + 0x00FC)) 
     53#define IFXMIPS_GPTU                    (KSEG1 + 0x1E100A00) 
     54#define IFXMIPS_GPTU_CLC                ((volatile u32 *)(IFXMIPS_GPTU + 0x0000)) 
     55#define IFXMIPS_GPTU_ID                 ((volatile u32 *)(IFXMIPS_GPTU + 0x0008)) 
     56#define IFXMIPS_GPTU_CON(n, X)          ((volatile u32 *)(IFXMIPS_GPTU + 0x0010 + ((X) * 4) + ((n) - 1) * 0x0020))      /* X must be either A or B */ 
     57#define IFXMIPS_GPTU_RUN(n, X)          ((volatile u32 *)(IFXMIPS_GPTU + 0x0018 + ((X) * 4) + ((n) - 1) * 0x0020))      /* X must be either A or B */ 
     58#define IFXMIPS_GPTU_RELOAD(n, X)       ((volatile u32 *)(IFXMIPS_GPTU + 0x0020 + ((X) * 4) + ((n) - 1) * 0x0020))      /* X must be either A or B */ 
     59#define IFXMIPS_GPTU_COUNT(n, X)        ((volatile u32 *)(IFXMIPS_GPTU + 0x0028 + ((X) * 4) + ((n) - 1) * 0x0020))      /* X must be either A or B */ 
     60#define IFXMIPS_GPTU_IRNEN              ((volatile u32 *)(IFXMIPS_GPTU + 0x00F4)) 
     61#define IFXMIPS_GPTU_IRNICR             ((volatile u32 *)(IFXMIPS_GPTU + 0x00F8)) 
     62#define IFXMIPS_GPTU_IRNCR              ((volatile u32 *)(IFXMIPS_GPTU + 0x00FC)) 
    5863 
    5964/* 
    6065 *  Clock Control Register 
    6166 */ 
    62 #define GPTU_CLC_SMC                    GET_BITS(*IFXMIPS_GPTU_CLC, 23, 16) 
    63 #define GPTU_CLC_RMC                    GET_BITS(*IFXMIPS_GPTU_CLC, 15, 8) 
    64 #define GPTU_CLC_FSOE                   (*IFXMIPS_GPTU_CLC & (1 << 5)) 
    65 #define GPTU_CLC_EDIS                   (*IFXMIPS_GPTU_CLC & (1 << 3)) 
    66 #define GPTU_CLC_SPEN                   (*IFXMIPS_GPTU_CLC & (1 << 2)) 
    67 #define GPTU_CLC_DISS                   (*IFXMIPS_GPTU_CLC & (1 << 1)) 
    68 #define GPTU_CLC_DISR                   (*IFXMIPS_GPTU_CLC & (1 << 0)) 
    69  
    70 #define GPTU_CLC_SMC_SET(value)         SET_BITS(0, 23, 16, (value)) 
    71 #define GPTU_CLC_RMC_SET(value)         SET_BITS(0, 15, 8, (value)) 
    72 #define GPTU_CLC_FSOE_SET(value)        ((value) ? (1 << 5) : 0) 
    73 #define GPTU_CLC_SBWE_SET(value)        ((value) ? (1 << 4) : 0) 
    74 #define GPTU_CLC_EDIS_SET(value)        ((value) ? (1 << 3) : 0) 
    75 #define GPTU_CLC_SPEN_SET(value)        ((value) ? (1 << 2) : 0) 
    76 #define GPTU_CLC_DISR_SET(value)        ((value) ? (1 << 0) : 0) 
     67#define GPTU_CLC_SMC                    GET_BITS(*IFXMIPS_GPTU_CLC, 23, 16) 
     68#define GPTU_CLC_RMC                    GET_BITS(*IFXMIPS_GPTU_CLC, 15, 8) 
     69#define GPTU_CLC_FSOE                   (*IFXMIPS_GPTU_CLC & (1 << 5)) 
     70#define GPTU_CLC_EDIS                   (*IFXMIPS_GPTU_CLC & (1 << 3)) 
     71#define GPTU_CLC_SPEN                   (*IFXMIPS_GPTU_CLC & (1 << 2)) 
     72#define GPTU_CLC_DISS                   (*IFXMIPS_GPTU_CLC & (1 << 1)) 
     73#define GPTU_CLC_DISR                   (*IFXMIPS_GPTU_CLC & (1 << 0)) 
     74 
     75#define GPTU_CLC_SMC_SET(value)         SET_BITS(0, 23, 16, (value)) 
     76#define GPTU_CLC_RMC_SET(value)         SET_BITS(0, 15, 8, (value)) 
     77#define GPTU_CLC_FSOE_SET(value)        ((value) ? (1 << 5) : 0) 
     78#define GPTU_CLC_SBWE_SET(value)        ((value) ? (1 << 4) : 0) 
     79#define GPTU_CLC_EDIS_SET(value)        ((value) ? (1 << 3) : 0) 
     80#define GPTU_CLC_SPEN_SET(value)        ((value) ? (1 << 2) : 0) 
     81#define GPTU_CLC_DISR_SET(value)        ((value) ? (1 << 0) : 0) 
    7782 
    7883/* 
    7984 *  ID Register 
    8085 */ 
    81 #define GPTU_ID_ID                      GET_BITS(*IFXMIPS_GPTU_ID, 15, 8) 
    82 #define GPTU_ID_CFG                     GET_BITS(*IFXMIPS_GPTU_ID, 7, 5) 
    83 #define GPTU_ID_REV                     GET_BITS(*IFXMIPS_GPTU_ID, 4, 0) 
     86#define GPTU_ID_ID                      GET_BITS(*IFXMIPS_GPTU_ID, 15, 8) 
     87#define GPTU_ID_CFG                     GET_BITS(*IFXMIPS_GPTU_ID, 7, 5) 
     88#define GPTU_ID_REV                     GET_BITS(*IFXMIPS_GPTU_ID, 4, 0) 
    8489 
    8590/* 
     
    8893 *    X is either A or B 
    8994 */ 
    90 #define GPTU_CON_SRC_EG(n, X)           (*IFXMIPS_GPTU_CON(n, X) & (1 << 10)) 
    91 #define GPTU_CON_SRC_EXT(n, X)          (*IFXMIPS_GPTU_CON(n, X) & (1 << 9)) 
    92 #define GPTU_CON_SYNC(n, X)             (*IFXMIPS_GPTU_CON(n, X) & (1 << 8)) 
    93 #define GPTU_CON_EDGE(n, X)             GET_BITS(*IFXMIPS_GPTU_CON(n, X), 7, 6) 
    94 #define GPTU_CON_INV(n, X)              (*IFXMIPS_GPTU_CON(n, X) & (1 << 5)) 
    95 #define GPTU_CON_EXT(n, X)              (*IFXMIPS_GPTU_CON(n, A) & (1 << 4))    //  Timer/Counter B does not have this bit 
    96 #define GPTU_CON_STP(n, X)              (*IFXMIPS_GPTU_CON(n, X) & (1 << 3)) 
    97 #define GPTU_CON_CNT(n, X)              (*IFXMIPS_GPTU_CON(n, X) & (1 << 2)) 
    98 #define GPTU_CON_DIR(n, X)              (*IFXMIPS_GPTU_CON(n, X) & (1 << 1)) 
    99 #define GPTU_CON_EN(n, X)               (*IFXMIPS_GPTU_CON(n, X) & (1 << 0)) 
    100  
    101 #define GPTU_CON_SRC_EG_SET(value)      ((value) ? 0 : (1 << 10)) 
    102 #define GPTU_CON_SRC_EXT_SET(value)     ((value) ? (1 << 9) : 0) 
    103 #define GPTU_CON_SYNC_SET(value)        ((value) ? (1 << 8) : 0) 
    104 #define GPTU_CON_EDGE_SET(value)        SET_BITS(0, 7, 6, (value)) 
    105 #define GPTU_CON_INV_SET(value)         ((value) ? (1 << 5) : 0) 
    106 #define GPTU_CON_EXT_SET(value)         ((value) ? (1 << 4) : 0) 
    107 #define GPTU_CON_STP_SET(value)         ((value) ? (1 << 3) : 0) 
    108 #define GPTU_CON_CNT_SET(value)         ((value) ? (1 << 2) : 0) 
    109 #define GPTU_CON_DIR_SET(value)         ((value) ? (1 << 1) : 0) 
    110  
    111 #define GPTU_RUN_RL_SET(value)          ((value) ? (1 << 2) : 0) 
    112 #define GPTU_RUN_CEN_SET(value)         ((value) ? (1 << 1) : 0) 
    113 #define GPTU_RUN_SEN_SET(value)         ((value) ? (1 << 0) : 0) 
    114  
    115 #define GPTU_IRNEN_TC_SET(n, X, value)  ((value) ? (1 << (((n) - 1) * 2 + (X))) : 0) 
    116 #define GPTU_IRNCR_TC_SET(n, X, value)  ((value) ? (1 << (((n) - 1) * 2 + (X))) : 0) 
    117  
    118 #define TIMER_FLAG_MASK_SIZE(x)         (x & 0x0001) 
    119 #define TIMER_FLAG_MASK_TYPE(x)         (x & 0x0002) 
    120 #define TIMER_FLAG_MASK_STOP(x)         (x & 0x0004) 
    121 #define TIMER_FLAG_MASK_DIR(x)          (x & 0x0008) 
    122 #define TIMER_FLAG_NONE_EDGE            0x0000 
    123 #define TIMER_FLAG_MASK_EDGE(x)         (x & 0x0030) 
    124 #define TIMER_FLAG_REAL                 0x0000 
    125 #define TIMER_FLAG_INVERT               0x0040 
    126 #define TIMER_FLAG_MASK_INVERT(x)       (x & 0x0040) 
    127 #define TIMER_FLAG_MASK_TRIGGER(x)      (x & 0x0070) 
    128 #define TIMER_FLAG_MASK_SYNC(x)         (x & 0x0080) 
    129 #define TIMER_FLAG_CALLBACK_IN_HB       0x0200 
    130 #define TIMER_FLAG_MASK_HANDLE(x)       (x & 0x0300) 
    131 #define TIMER_FLAG_MASK_SRC(x)          (x & 0x1000) 
     95#define GPTU_CON_SRC_EG(n, X)           (*IFXMIPS_GPTU_CON(n, X) & (1 << 10)) 
     96#define GPTU_CON_SRC_EXT(n, X)          (*IFXMIPS_GPTU_CON(n, X) & (1 << 9)) 
     97#define GPTU_CON_SYNC(n, X)             (*IFXMIPS_GPTU_CON(n, X) & (1 << 8)) 
     98#define GPTU_CON_EDGE(n, X)             GET_BITS(*IFXMIPS_GPTU_CON(n, X), 7, 6) 
     99#define GPTU_CON_INV(n, X)              (*IFXMIPS_GPTU_CON(n, X) & (1 << 5)) 
     100#define GPTU_CON_EXT(n, X)              (*IFXMIPS_GPTU_CON(n, A) & (1 << 4))    /* Timer/Counter B does not have this bit */ 
     101#define GPTU_CON_STP(n, X)              (*IFXMIPS_GPTU_CON(n, X) & (1 << 3)) 
     102#define GPTU_CON_CNT(n, X)              (*IFXMIPS_GPTU_CON(n, X) & (1 << 2)) 
     103#define GPTU_CON_DIR(n, X)              (*IFXMIPS_GPTU_CON(n, X) & (1 << 1)) 
     104#define GPTU_CON_EN(n, X)               (*IFXMIPS_GPTU_CON(n, X) & (1 << 0)) 
     105 
     106#define GPTU_CON_SRC_EG_SET(value)      ((value) ? 0 : (1 << 10)) 
     107#define GPTU_CON_SRC_EXT_SET(value)     ((value) ? (1 << 9) : 0) 
     108#define GPTU_CON_SYNC_SET(value)        ((value) ? (1 << 8) : 0) 
     109#define GPTU_CON_EDGE_SET(value)        SET_BITS(0, 7, 6, (value)) 
     110#define GPTU_CON_INV_SET(value)         ((value) ? (1 << 5) : 0) 
     111#define GPTU_CON_EXT_SET(value)         ((value) ? (1 << 4) : 0) 
     112#define GPTU_CON_STP_SET(value)         ((value) ? (1 << 3) : 0) 
     113#define GPTU_CON_CNT_SET(value)         ((value) ? (1 << 2) : 0) 
     114#define GPTU_CON_DIR_SET(value)         ((value) ? (1 << 1) : 0) 
     115 
     116#define GPTU_RUN_RL_SET(value)          ((value) ? (1 << 2) : 0) 
     117#define GPTU_RUN_CEN_SET(value)         ((value) ? (1 << 1) : 0) 
     118#define GPTU_RUN_SEN_SET(value)         ((value) ? (1 << 0) : 0) 
     119 
     120#define GPTU_IRNEN_TC_SET(n, X, value)  ((value) ? (1 << (((n) - 1) * 2 + (X))) : 0) 
     121#define GPTU_IRNCR_TC_SET(n, X, value)  ((value) ? (1 << (((n) - 1) * 2 + (X))) : 0) 
     122 
     123#define TIMER_FLAG_MASK_SIZE(x)         (x & 0x0001) 
     124#define TIMER_FLAG_MASK_TYPE(x)         (x & 0x0002) 
     125#define TIMER_FLAG_MASK_STOP(x)         (x & 0x0004) 
     126#define TIMER_FLAG_MASK_DIR(x)          (x & 0x0008) 
     127#define TIMER_FLAG_NONE_EDGE            0x0000 
     128#define TIMER_FLAG_MASK_EDGE(x)         (x & 0x0030) 
     129#define TIMER_FLAG_REAL                 0x0000 
     130#define TIMER_FLAG_INVERT               0x0040 
     131#define TIMER_FLAG_MASK_INVERT(x)       (x & 0x0040) 
     132#define TIMER_FLAG_MASK_TRIGGER(x)      (x & 0x0070) 
     133#define TIMER_FLAG_MASK_SYNC(x)         (x & 0x0080) 
     134#define TIMER_FLAG_CALLBACK_IN_HB       0x0200 
     135#define TIMER_FLAG_MASK_HANDLE(x)       (x & 0x0300) 
     136#define TIMER_FLAG_MASK_SRC(x)          (x & 0x1000) 
    132137 
    133138struct timer_dev_timer { 
     
    166171static struct timer_dev timer_dev; 
    167172 
    168  
    169 static irqreturn_t 
    170 timer_irq_handler(int irq, void *p) 
     173static irqreturn_t timer_irq_handler(int irq, void *p) 
    171174{ 
    172175        unsigned int timer; 
    173176        unsigned int flag; 
    174         struct timer_dev_timer *dev_timer = (struct timer_dev_timer*) p; 
     177        struct timer_dev_timer *dev_timer = (struct timer_dev_timer *)p; 
    175178 
    176179        timer = irq - TIMER_INTERRUPT; 
    177         if(timer < timer_dev.number_of_timers && dev_timer == &timer_dev.timer[timer]) 
    178         { 
     180        if (timer < timer_dev.number_of_timers 
     181                && dev_timer == &timer_dev.timer[timer]) { 
    179182                /*  Clear interrupt.    */ 
    180183                ifxmips_w32(1 << timer, IFXMIPS_GPTU_IRNCR); 
     
    182185                /*  Call user hanler or signal. */ 
    183186                flag = dev_timer->flag; 
    184                 if (!(timer & 0x01) || TIMER_FLAG_MASK_SIZE (flag) == TIMER_FLAG_16BIT) 
    185                 {       /* 16-bit timer or timer A of 32-bit timer  */ 
    186                         switch(TIMER_FLAG_MASK_HANDLE (flag)) 
    187                         { 
     187                if (!(timer & 0x01) 
     188                        || TIMER_FLAG_MASK_SIZE(flag) == TIMER_FLAG_16BIT) { 
     189                        /* 16-bit timer or timer A of 32-bit timer  */ 
     190                        switch (TIMER_FLAG_MASK_HANDLE(flag)) { 
    188191                        case TIMER_FLAG_CALLBACK_IN_IRQ: 
    189192                        case TIMER_FLAG_CALLBACK_IN_HB: 
    190193                                if (dev_timer->arg1) 
    191                                         (*(timer_callback) dev_timer->arg1) (dev_timer->arg2); 
     194                                        (*(timer_callback)dev_timer->arg1)(dev_timer->arg2); 
    192195                                break; 
    193196                        case TIMER_FLAG_SIGNAL: 
    194                                 send_sig ((int) dev_timer->arg2, (struct task_struct *) dev_timer->arg1, 0); 
     197                                send_sig((int)dev_timer->arg2, (struct task_struct *)dev_timer->arg1, 0); 
    195198                                break; 
    196199                        } 
     
    200203} 
    201204 
    202 static inline void 
    203 ifxmips_enable_gptu(void) 
     205static inline void ifxmips_enable_gptu(void) 
    204206{ 
    205207        ifxmips_pmu_enable(IFXMIPS_PMU_PWDCR_GPT); 
     
    207209        /*  Set divider as 1, disable write protection for SPEN, enable module. */ 
    208210        *IFXMIPS_GPTU_CLC = 
    209                 GPTU_CLC_SMC_SET(0x00) | GPTU_CLC_RMC_SET(0x01) | GPTU_CLC_FSOE_SET(0) | 
    210                 GPTU_CLC_SBWE_SET(1) | GPTU_CLC_EDIS_SET(0) | GPTU_CLC_SPEN_SET(0) | GPTU_CLC_DISR_SET(0); 
    211 } 
    212  
    213 static inline void 
    214 ifxmips_disable_gptu(void) 
     211                GPTU_CLC_SMC_SET(0x00) | 
     212                GPTU_CLC_RMC_SET(0x01) | 
     213                GPTU_CLC_FSOE_SET(0) | 
     214                GPTU_CLC_SBWE_SET(1) | 
     215                GPTU_CLC_EDIS_SET(0) | 
     216                GPTU_CLC_SPEN_SET(0) | 
     217                GPTU_CLC_DISR_SET(0); 
     218} 
     219 
     220static inline void ifxmips_disable_gptu(void) 
    215221{ 
    216222        ifxmips_w32(0x00, IFXMIPS_GPTU_IRNEN); 
     
    219225        /*  Set divider as 0, enable write protection for SPEN, disable module. */ 
    220226        *IFXMIPS_GPTU_CLC = 
    221                 GPTU_CLC_SMC_SET (0x00) | GPTU_CLC_RMC_SET (0x00) | GPTU_CLC_FSOE_SET (0) | 
    222                 GPTU_CLC_SBWE_SET (0) | GPTU_CLC_EDIS_SET (0) | GPTU_CLC_SPEN_SET (0) | GPTU_CLC_DISR_SET (1); 
     227                GPTU_CLC_SMC_SET(0x00) | 
     228                GPTU_CLC_RMC_SET(0x00) | 
     229                GPTU_CLC_FSOE_SET(0) | 
     230                GPTU_CLC_SBWE_SET(0) | 
     231                GPTU_CLC_EDIS_SET(0) | 
     232                GPTU_CLC_SPEN_SET(0) | 
     233                GPTU_CLC_DISR_SET(1); 
    223234 
    224235        ifxmips_pmu_disable(IFXMIPS_PMU_PWDCR_GPT); 
    225236} 
    226237 
    227 int 
    228 ifxmips_request_timer(unsigned int timer, unsigned int flag, unsigned long value, 
    229                                         unsigned long arg1, unsigned long arg2) 
     238int ifxmips_request_timer(unsigned int timer, unsigned int flag, 
     239        unsigned long value, unsigned long arg1, unsigned long arg2) 
    230240{ 
    231241        int ret = 0; 
     
    233243        int n, X; 
    234244 
    235         if(timer >= FIRST_TIMER + timer_dev.number_of_timers) 
    236                 return -EINVAL; 
    237  
    238         printk(KERN_INFO "request_timer(%d, 0x%08X, %lu)...", (u32)timer, (u32)flag, value); 
    239  
    240         if(TIMER_FLAG_MASK_SIZE(flag) == TIMER_FLAG_16BIT) 
     245        if (timer >= FIRST_TIMER + timer_dev.number_of_timers) 
     246                return -EINVAL; 
     247 
     248        printk(KERN_INFO "request_timer(%d, 0x%08X, %lu)...", 
     249                timer, flag, value); 
     250 
     251        if (TIMER_FLAG_MASK_SIZE(flag) == TIMER_FLAG_16BIT) 
    241252                value &= 0xFFFF; 
    242253        else 
     
    251262                unsigned int mask; 
    252263                unsigned int shift; 
    253                 unsigned int offset = TIMER2A;/* This takes care of TIMER1B which is the only choice for Voice TAPI system */ 
     264                /* This takes care of TIMER1B which is the only choice for Voice TAPI system */ 
     265                unsigned int offset = TIMER2A; 
    254266 
    255267                /* 
    256268                 *  Pick up a free timer. 
    257269                 */ 
    258                 if (TIMER_FLAG_MASK_SIZE (flag) == TIMER_FLAG_16BIT) { 
     270                if (TIMER_FLAG_MASK_SIZE(flag) == TIMER_FLAG_16BIT) { 
    259271                        mask = 1 << offset; 
    260272                        shift = 1; 
    261                 } 
    262                 else { 
     273                } else { 
    263274                        mask = 3 << offset; 
    264275                        shift = 2; 
     
    275286                        mutex_unlock(&timer_dev.gptu_mutex); 
    276287                        return -EINVAL; 
    277                 } 
    278                 else 
     288                } else 
    279289                        ret = timer; 
    280         } 
    281         else { 
     290        } else { 
    282291                register unsigned int mask; 
    283292 
     
    285294                 *  Check if the requested timer is free. 
    286295                 */ 
    287                 mask = (TIMER_FLAG_MASK_SIZE (flag) == TIMER_FLAG_16BIT ? 1 : 3) << timer; 
     296                mask = (TIMER_FLAG_MASK_SIZE(flag) == TIMER_FLAG_16BIT ? 1 : 3) << timer; 
    288297                if ((timer_dev.occupation & mask)) { 
    289                         printk("failed![%d] mask %#x, timer_dev.occupation %#x\n", __LINE__, mask, timer_dev.occupation); 
     298                        printk("failed![%d] mask %#x, timer_dev.occupation %#x\n", 
     299                                __LINE__, mask, timer_dev.occupation); 
    290300                        mutex_unlock(&timer_dev.gptu_mutex); 
    291301                        return -EBUSY; 
    292                 } 
    293                 else { 
     302                } else { 
    294303                        timer_dev.occupation |= mask; 
    295304                        ret = 0; 
     
    300309         *  Prepare control register value. 
    301310         */ 
    302         switch (TIMER_FLAG_MASK_EDGE (flag)) { 
     311        switch (TIMER_FLAG_MASK_EDGE(flag)) { 
    303312        default: 
    304313        case TIMER_FLAG_NONE_EDGE: 
    305                 con_reg = GPTU_CON_EDGE_SET (0x00); 
     314                con_reg = GPTU_CON_EDGE_SET(0x00); 
    306315                break; 
    307316        case TIMER_FLAG_RISE_EDGE: 
    308                 con_reg = GPTU_CON_EDGE_SET (0x01); 
     317                con_reg = GPTU_CON_EDGE_SET(0x01); 
    309318                break; 
    310319        case TIMER_FLAG_FALL_EDGE: 
    311                 con_reg = GPTU_CON_EDGE_SET (0x02); 
     320                con_reg = GPTU_CON_EDGE_SET(0x02); 
    312321                break; 
    313322        case TIMER_FLAG_ANY_EDGE: 
    314                 con_reg = GPTU_CON_EDGE_SET (0x03); 
    315                 break; 
    316         } 
    317         if (TIMER_FLAG_MASK_TYPE (flag) == TIMER_FLAG_TIMER) 
     323                con_reg = GPTU_CON_EDGE_SET(0x03); 
     324                break; 
     325        } 
     326        if (TIMER_FLAG_MASK_TYPE(flag) == TIMER_FLAG_TIMER) 
    318327                con_reg |= 
    319                         TIMER_FLAG_MASK_SRC (flag) == 
    320                         TIMER_FLAG_EXT_SRC ? GPTU_CON_SRC_EXT_SET (1) : 
    321                         GPTU_CON_SRC_EXT_SET (0); 
     328                        TIMER_FLAG_MASK_SRC(flag) == 
     329                        TIMER_FLAG_EXT_SRC ? GPTU_CON_SRC_EXT_SET(1) : 
     330                        GPTU_CON_SRC_EXT_SET(0); 
    322331        else 
    323332                con_reg |= 
    324                         TIMER_FLAG_MASK_SRC (flag) == 
    325                         TIMER_FLAG_EXT_SRC ? GPTU_CON_SRC_EG_SET (1) : 
    326                         GPTU_CON_SRC_EG_SET (0); 
     333                        TIMER_FLAG_MASK_SRC(flag) == 
     334                        TIMER_FLAG_EXT_SRC ? GPTU_CON_SRC_EG_SET(1) : 
     335                        GPTU_CON_SRC_EG_SET(0); 
    327336        con_reg |= 
    328                 TIMER_FLAG_MASK_SYNC (flag) == 
    329                 TIMER_FLAG_UNSYNC ? GPTU_CON_SYNC_SET (0) : 
    330                 GPTU_CON_SYNC_SET (1); 
     337                TIMER_FLAG_MASK_SYNC(flag) == 
     338                TIMER_FLAG_UNSYNC ? GPTU_CON_SYNC_SET(0) : 
     339                GPTU_CON_SYNC_SET(1); 
    331340        con_reg |= 
    332                 TIMER_FLAG_MASK_INVERT (flag) == 
    333                 TIMER_FLAG_REAL ? GPTU_CON_INV_SET (0) : GPTU_CON_INV_SET (1); 
     341                TIMER_FLAG_MASK_INVERT(flag) == 
     342                TIMER_FLAG_REAL ? GPTU_CON_INV_SET(0) : GPTU_CON_INV_SET(1); 
    334343        con_reg |= 
    335                 TIMER_FLAG_MASK_SIZE (flag) == 
    336                 TIMER_FLAG_16BIT ? GPTU_CON_EXT_SET (0) : 
    337                 GPTU_CON_EXT_SET (1); 
     344                TIMER_FLAG_MASK_SIZE(flag) == 
     345                TIMER_FLAG_16BIT ? GPTU_CON_EXT_SET(0) : 
     346                GPTU_CON_EXT_SET(1); 
    338347        con_reg |= 
    339                 TIMER_FLAG_MASK_STOP (flag) == 
    340                 TIMER_FLAG_ONCE ? GPTU_CON_STP_SET (1) : GPTU_CON_STP_SET (0); 
     348                TIMER_FLAG_MASK_STOP(flag) == 
     349                TIMER_FLAG_ONCE ? GPTU_CON_STP_SET(1) : GPTU_CON_STP_SET(0); 
    341350        con_reg |= 
    342                 TIMER_FLAG_MASK_TYPE (flag) == 
    343                 TIMER_FLAG_TIMER ? GPTU_CON_CNT_SET (0) : 
    344                 GPTU_CON_CNT_SET (1); 
     351                TIMER_FLAG_MASK_TYPE(flag) == 
     352                TIMER_FLAG_TIMER ? GPTU_CON_CNT_SET(0) : 
     353                GPTU_CON_CNT_SET(1); 
    345354        con_reg |= 
    346                 TIMER_FLAG_MASK_DIR (flag) == 
    347                 TIMER_FLAG_UP ? GPTU_CON_DIR_SET (1) : GPTU_CON_DIR_SET (0); 
     355                TIMER_FLAG_MASK_DIR(flag) == 
     356                TIMER_FLAG_UP ? GPTU_CON_DIR_SET(1) : GPTU_CON_DIR_SET(0); 
    348357 
    349358        /* 
     
    353362        timer_dev.timer[timer - FIRST_TIMER].arg1 = arg1; 
    354363        timer_dev.timer[timer - FIRST_TIMER].arg2 = arg2; 
    355         if (TIMER_FLAG_MASK_SIZE (flag) != TIMER_FLAG_16BIT) 
     364        if (TIMER_FLAG_MASK_SIZE(flag) != TIMER_FLAG_16BIT) 
    356365                timer_dev.timer[timer - FIRST_TIMER + 1].flag = flag; 
    357366 
     
    360369         */ 
    361370        if (!timer_dev.f_gptu_on) { 
    362                 ifxmips_enable_gptu (); 
     371                ifxmips_enable_gptu(); 
    363372                timer_dev.f_gptu_on = 1; 
    364373        } 
     
    367376         *  Enable IRQ. 
    368377         */ 
    369         if (TIMER_FLAG_MASK_HANDLE (flag) != TIMER_FLAG_NO_HANDLE) { 
    370                 if (TIMER_FLAG_MASK_HANDLE (flag) == TIMER_FLAG_SIGNAL) 
     378        if (TIMER_FLAG_MASK_HANDLE(flag) != TIMER_FLAG_NO_HANDLE) { 
     379                if (TIMER_FLAG_MASK_HANDLE(flag) == TIMER_FLAG_SIGNAL) 
    371380                        timer_dev.timer[timer - FIRST_TIMER].arg1 = 
    372                                 (unsigned long) find_task_by_vpid ((int) arg1); 
     381                                (unsigned long) find_task_by_vpid((int) arg1); 
    373382 
    374383                irnen_reg = 1 << (timer - FIRST_TIMER); 
    375384 
    376                 if (TIMER_FLAG_MASK_HANDLE (flag) == TIMER_FLAG_SIGNAL 
    377                     || (TIMER_FLAG_MASK_HANDLE (flag) == 
     385                if (TIMER_FLAG_MASK_HANDLE(flag) == TIMER_FLAG_SIGNAL 
     386                    || (TIMER_FLAG_MASK_HANDLE(flag) == 
    378387                        TIMER_FLAG_CALLBACK_IN_IRQ 
    379388                        && timer_dev.timer[timer - FIRST_TIMER].arg1)) { 
    380                         enable_irq (timer_dev.timer[timer - FIRST_TIMER].irq); 
     389                        enable_irq(timer_dev.timer[timer - FIRST_TIMER].irq); 
    381390                        timer_dev.timer[timer - FIRST_TIMER].f_irq_on = 1; 
    382391                } 
    383         } 
    384         else 
     392        } else 
    385393                irnen_reg = 0; 
    386394 
     
    390398        n = timer >> 1; 
    391399        X = timer & 0x01; 
    392         *IFXMIPS_GPTU_CON (n, X) = con_reg; 
    393         *IFXMIPS_GPTU_RELOAD (n, X) = value; 
    394 //    printk("reload value = %d\n", (u32)value); 
     400        *IFXMIPS_GPTU_CON(n, X) = con_reg; 
     401        *IFXMIPS_GPTU_RELOAD(n, X) = value; 
     402        /* printk("reload value = %d\n", (u32)value); */ 
    395403        *IFXMIPS_GPTU_IRNEN |= irnen_reg; 
    396404 
     
    399407        return ret; 
    400408} 
    401  
    402 int 
    403 ifxmips_free_timer(unsigned int timer) 
     409EXPORT_SYMBOL(ifxmips_request_timer); 
     410 
     411int ifxmips_free_timer(unsigned int timer) 
    404412{ 
    405413        unsigned int flag; 
     
    407415        int n, X; 
    408416 
    409         if(!timer_dev.f_gptu_on) 
    410                 return -EINVAL; 
    411  
    412         if(timer < FIRST_TIMER || timer >= FIRST_TIMER + timer_dev.number_of_timers) 
     417        if (!timer_dev.f_gptu_on) 
     418                return -EINVAL; 
     419 
     420        if (timer < FIRST_TIMER || timer >= FIRST_TIMER + timer_dev.number_of_timers) 
    413421                return -EINVAL; 
    414422 
     
    416424 
    417425        flag = timer_dev.timer[timer - FIRST_TIMER].flag; 
    418         if(TIMER_FLAG_MASK_SIZE (flag) != TIMER_FLAG_16BIT) 
     426        if (TIMER_FLAG_MASK_SIZE(flag) != TIMER_FLAG_16BIT) 
    419427                timer &= ~0x01; 
    420428 
    421         mask = (TIMER_FLAG_MASK_SIZE (flag) == TIMER_FLAG_16BIT ? 1 : 3) << timer; 
    422         if(((timer_dev.occupation & mask) ^ mask)) 
    423         { 
     429        mask = (TIMER_FLAG_MASK_SIZE(flag) == TIMER_FLAG_16BIT ? 1 : 3) << timer; 
     430        if (((timer_dev.occupation & mask) ^ mask)) { 
    424431                mutex_unlock(&timer_dev.gptu_mutex); 
    425432                return -EINVAL; 
     
    429436        X = timer & 0x01; 
    430437 
    431         if(GPTU_CON_EN (n, X)) 
    432                 *IFXMIPS_GPTU_RUN (n, X) = GPTU_RUN_CEN_SET (1); 
    433  
    434         *IFXMIPS_GPTU_IRNEN &= ~GPTU_IRNEN_TC_SET (n, X, 1); 
    435         *IFXMIPS_GPTU_IRNCR |= GPTU_IRNCR_TC_SET (n, X, 1); 
    436  
    437         if(timer_dev.timer[timer - FIRST_TIMER].f_irq_on) { 
    438                 disable_irq (timer_dev.timer[timer - FIRST_TIMER].irq); 
     438        if (GPTU_CON_EN(n, X)) 
     439                *IFXMIPS_GPTU_RUN(n, X) = GPTU_RUN_CEN_SET(1); 
     440 
     441        *IFXMIPS_GPTU_IRNEN &= ~GPTU_IRNEN_TC_SET(n, X, 1); 
     442        *IFXMIPS_GPTU_IRNCR |= GPTU_IRNCR_TC_SET(n, X, 1); 
     443 
     444        if (timer_dev.timer[timer - FIRST_TIMER].f_irq_on) { 
     445                disable_irq(timer_dev.timer[timer - FIRST_TIMER].irq); 
    439446                timer_dev.timer[timer - FIRST_TIMER].f_irq_on = 0; 
    440447        } 
    441448 
    442449        timer_dev.occupation &= ~mask; 
    443         if(!timer_dev.occupation && timer_dev.f_gptu_on) 
    444         { 
     450        if (!timer_dev.occupation && timer_dev.f_gptu_on) { 
    445451                ifxmips_disable_gptu(); 
    446452                timer_dev.f_gptu_on = 0; 
     
    451457        return 0; 
    452458} 
    453  
    454 int 
    455 ifxmips_start_timer(unsigned int timer, int is_resume) 
     459EXPORT_SYMBOL(ifxmips_free_timer); 
     460 
     461int ifxmips_start_timer(unsigned int timer, int is_resume) 
    456462{ 
    457463        unsigned int flag; 
     
    459465        int n, X; 
    460466 
    461         if(!timer_dev.f_gptu_on) 
    462                 return -EINVAL; 
    463  
    464         if(timer < FIRST_TIMER || timer >= FIRST_TIMER + timer_dev.number_of_timers) 
     467        if (!timer_dev.f_gptu_on) 
     468                return -EINVAL; 
     469 
     470        if (timer < FIRST_TIMER || timer >= FIRST_TIMER + timer_dev.number_of_timers) 
    465471                return -EINVAL; 
    466472 
     
    468474 
    469475        flag = timer_dev.timer[timer - FIRST_TIMER].flag; 
    470         if(TIMER_FLAG_MASK_SIZE (flag) != TIMER_FLAG_16BIT) 
     476        if (TIMER_FLAG_MASK_SIZE(flag) != TIMER_FLAG_16BIT) 
    471477                timer &= ~0x01; 
    472478 
    473         mask = (TIMER_FLAG_MASK_SIZE (flag) == 
     479        mask = (TIMER_FLAG_MASK_SIZE(flag) == 
    474480        TIMER_FLAG_16BIT ? 1 : 3) << timer; 
    475         if(((timer_dev.occupation & mask) ^ mask)) 
    476         { 
     481        if (((timer_dev.occupation & mask) ^ mask)) { 
    477482                mutex_unlock(&timer_dev.gptu_mutex); 
    478483                return -EINVAL; 
     
    482487        X = timer & 0x01; 
    483488 
    484         *IFXMIPS_GPTU_RUN (n, X) = GPTU_RUN_RL_SET (!is_resume) | GPTU_RUN_SEN_SET (1); 
     489        *IFXMIPS_GPTU_RUN(n, X) = GPTU_RUN_RL_SET(!is_resume) | GPTU_RUN_SEN_SET(1); 
    485490 
    486491        mutex_unlock(&timer_dev.gptu_mutex); 
     
    488493        return 0; 
    489494} 
    490  
    491 int 
    492 ifxmips_stop_timer(unsigned int timer) 
     495EXPORT_SYMBOL(ifxmips_start_timer); 
     496 
     497int ifxmips_stop_timer(unsigned int timer) 
    493498{ 
    494499        unsigned int flag; 
     
    506511 
    507512        flag = timer_dev.timer[timer - FIRST_TIMER].flag; 
    508         if(TIMER_FLAG_MASK_SIZE(flag) != TIMER_FLAG_16BIT) 
     513        if (TIMER_FLAG_MASK_SIZE(flag) != TIMER_FLAG_16BIT) 
    509514                timer &= ~0x01; 
    510515 
    511         mask = (TIMER_FLAG_MASK_SIZE (flag) == TIMER_FLAG_16BIT ? 1 : 3) << timer; 
    512         if(((timer_dev.occupation & mask) ^ mask)) 
    513         { 
     516        mask = (TIMER_FLAG_MASK_SIZE(flag) == TIMER_FLAG_16BIT ? 1 : 3) << timer; 
     517        if (((timer_dev.occupation & mask) ^ mask)) { 
    514518                mutex_unlock(&timer_dev.gptu_mutex); 
    515519                return -EINVAL; 
     
    519523        X = timer & 0x01; 
    520524 
    521         *IFXMIPS_GPTU_RUN (n, X) = GPTU_RUN_CEN_SET (1); 
     525        *IFXMIPS_GPTU_RUN(n, X) = GPTU_RUN_CEN_SET(1); 
    522526 
    523527        mutex_unlock(&timer_dev.gptu_mutex); 
     
    525529        return 0; 
    526530} 
    527  
    528 int 
    529 ifxmips_reset_counter_flags(u32 timer, u32 flags) 
     531EXPORT_SYMBOL(ifxmips_stop_timer); 
     532 
     533int ifxmips_reset_counter_flags(u32 timer, u32 flags) 
    530534{ 
    531535        unsigned int oflag; 
     
    533537        int n, X; 
    534538 
    535         if(!timer_dev.f_gptu_on) 
    536                 return -EINVAL; 
    537  
    538         if(timer < FIRST_TIMER || timer >= FIRST_TIMER + timer_dev.number_of_timers) 
     539        if (!timer_dev.f_gptu_on) 
     540                return -EINVAL; 
     541 
     542        if (timer < FIRST_TIMER || timer >= FIRST_TIMER + timer_dev.number_of_timers) 
    539543                return -EINVAL; 
    540544 
     
    542546 
    543547        oflag = timer_dev.timer[timer - FIRST_TIMER].flag; 
    544         if(TIMER_FLAG_MASK_SIZE (oflag) != TIMER_FLAG_16BIT) 
     548        if (TIMER_FLAG_MASK_SIZE(oflag) != TIMER_FLAG_16BIT) 
    545549                timer &= ~0x01; 
    546550 
    547         mask = (TIMER_FLAG_MASK_SIZE (oflag) == TIMER_FLAG_16BIT ? 1 : 3) << timer; 
    548         if(((timer_dev.occupation & mask) ^ mask)) 
    549         { 
     551        mask = (TIMER_FLAG_MASK_SIZE(oflag) == TIMER_FLAG_16BIT ? 1 : 3) << timer; 
     552        if (((timer_dev.occupation & mask) ^ mask)) { 
    550553                mutex_unlock(&timer_dev.gptu_mutex); 
    551554                return -EINVAL; 
    552555        } 
    553556 
    554         switch(TIMER_FLAG_MASK_EDGE (flags)) 
    555         { 
     557        switch (TIMER_FLAG_MASK_EDGE(flags)) { 
    556558        default: 
    557559        case TIMER_FLAG_NONE_EDGE: 
     
    568570                break; 
    569571        } 
    570         if(TIMER_FLAG_MASK_TYPE (flags) == TIMER_FLAG_TIMER) 
    571                 con_reg |= TIMER_FLAG_MASK_SRC (flags) == TIMER_FLAG_EXT_SRC ? GPTU_CON_SRC_EXT_SET (1) : GPTU_CON_SRC_EXT_SET (0); 
     572        if (TIMER_FLAG_MASK_TYPE(flags) == TIMER_FLAG_TIMER) 
     573                con_reg |= TIMER_FLAG_MASK_SRC(flags) == TIMER_FLAG_EXT_SRC ? GPTU_CON_SRC_EXT_SET(1) : GPTU_CON_SRC_EXT_SET(0); 
    572574        else 
    573                 con_reg |= TIMER_FLAG_MASK_SRC (flags) == TIMER_FLAG_EXT_SRC ? GPTU_CON_SRC_EG_SET (1) : GPTU_CON_SRC_EG_SET (0); 
    574         con_reg |= TIMER_FLAG_MASK_SYNC (flags) == TIMER_FLAG_UNSYNC ? GPTU_CON_SYNC_SET (0) : GPTU_CON_SYNC_SET (1); 
    575         con_reg |= TIMER_FLAG_MASK_INVERT (flags) == TIMER_FLAG_REAL ? GPTU_CON_INV_SET (0) : GPTU_CON_INV_SET (1); 
    576         con_reg |= TIMER_FLAG_MASK_SIZE (flags) == TIMER_FLAG_16BIT ? GPTU_CON_EXT_SET (0) : GPTU_CON_EXT_SET (1); 
    577         con_reg |= TIMER_FLAG_MASK_STOP (flags) == TIMER_FLAG_ONCE ? GPTU_CON_STP_SET (1) : GPTU_CON_STP_SET (0); 
    578         con_reg |= TIMER_FLAG_MASK_TYPE (flags) == TIMER_FLAG_TIMER ? GPTU_CON_CNT_SET (0) : GPTU_CON_CNT_SET (1); 
    579         con_reg |= TIMER_FLAG_MASK_DIR (flags) == TIMER_FLAG_UP ? GPTU_CON_DIR_SET (1) : GPTU_CON_DIR_SET (0); 
     575                con_reg |= TIMER_FLAG_MASK_SRC(flags) == TIMER_FLAG_EXT_SRC ? GPTU_CON_SRC_EG_SET(1) : GPTU_CON_SRC_EG_SET(0); 
     576        con_reg |= TIMER_FLAG_MASK_SYNC(flags) == TIMER_FLAG_UNSYNC ? GPTU_CON_SYNC_SET(0) : GPTU_CON_SYNC_SET(1); 
     577        con_reg |= TIMER_FLAG_MASK_INVERT(flags) == TIMER_FLAG_REAL ? GPTU_CON_INV_SET(0) : GPTU_CON_INV_SET(1); 
     578        con_reg |= TIMER_FLAG_MASK_SIZE(flags) == TIMER_FLAG_16BIT ? GPTU_CON_EXT_SET(0) : GPTU_CON_EXT_SET(1); 
     579        con_reg |= TIMER_FLAG_MASK_STOP(flags) == TIMER_FLAG_ONCE ? GPTU_CON_STP_SET(1) : GPTU_CON_STP_SET(0); 
     580        con_reg |= TIMER_FLAG_MASK_TYPE(flags) == TIMER_FLAG_TIMER ? GPTU_CON_CNT_SET(0) : GPTU_CON_CNT_SET(1); 
     581        con_reg |= TIMER_FLAG_MASK_DIR(flags) == TIMER_FLAG_UP ? GPTU_CON_DIR_SET(1) : GPTU_CON_DIR_SET(0); 
    580582 
    581583        timer_dev.timer[timer - FIRST_TIMER].flag = flags; 
    582         if(TIMER_FLAG_MASK_SIZE(flags) != TIMER_FLAG_16BIT) 
     584        if (TIMER_FLAG_MASK_SIZE(flags) != TIMER_FLAG_16BIT) 
    583585                timer_dev.timer[timer - FIRST_TIMER + 1].flag = flags; 
    584586 
     
    588590        *IFXMIPS_GPTU_CON(n, X) = con_reg; 
    589591        smp_wmb(); 
    590         printk(KERN_INFO "[%s]: counter%d oflags %#x, nflags %#x, GPTU_CON %#x\n", __func__, timer, oflag, flags, *IFXMIPS_GPTU_CON (n, X)); 
     592        printk(KERN_INFO "[%s]: counter%d oflags %#x, nflags %#x, GPTU_CON %#x\n", __func__, timer, oflag, flags, *IFXMIPS_GPTU_CON(n, X)); 
    591593        mutex_unlock(&timer_dev.gptu_mutex); 
    592594        return 0; 
     
    594596EXPORT_SYMBOL(ifxmips_reset_counter_flags); 
    595597 
    596 inline int 
    597 ifxmips_get_count_value(unsigned int timer, unsigned long *value) 
    598 { 
    599  
     598int ifxmips_get_count_value(unsigned int timer, unsigned long *value) 
     599{ 
    600600        unsigned int flag; 
    601601        unsigned int mask; 
    602602        int n, X; 
    603603 
    604         if(!timer_dev.f_gptu_on) 
    605                 return -EINVAL; 
    606  
    607         if(timer < FIRST_TIMER 
     604        if (!timer_dev.f_gptu_on) 
     605                return -EINVAL; 
     606 
     607        if (timer < FIRST_TIMER 
    608608            || timer >= FIRST_TIMER + timer_dev.number_of_timers) 
    609609                return -EINVAL; 
     
    612612 
    613613        flag = timer_dev.timer[timer - FIRST_TIMER].flag; 
    614         if(TIMER_FLAG_MASK_SIZE (flag) != TIMER_FLAG_16BIT) 
     614        if (TIMER_FLAG_MASK_SIZE(flag) != TIMER_FLAG_16BIT) 
    615615                timer &= ~0x01; 
    616616 
    617         mask = (TIMER_FLAG_MASK_SIZE (flag) == TIMER_FLAG_16BIT ? 1 : 3) << timer; 
    618         if (((timer_dev.occupation & mask) ^ mask)) 
    619         { 
     617        mask = (TIMER_FLAG_MASK_SIZE(flag) == TIMER_FLAG_16BIT ? 1 : 3) << timer; 
     618        if (((timer_dev.occupation & mask) ^ mask)) { 
    620619                mutex_unlock(&timer_dev.gptu_mutex); 
    621620                return -EINVAL; 
     
    625624        X = timer & 0x01; 
    626625 
    627         *value = *IFXMIPS_GPTU_COUNT (n, X); 
     626        *value = *IFXMIPS_GPTU_COUNT(n, X); 
    628627 
    629628        mutex_unlock(&timer_dev.gptu_mutex); 
     
    631630        return 0; 
    632631} 
    633  
    634 u32 
    635 ifxmips_cal_divider(unsigned long freq) 
     632EXPORT_SYMBOL(ifxmips_get_count_value); 
     633 
     634u32 ifxmips_cal_divider(unsigned long freq) 
    636635{ 
    637636        u64 module_freq, fpi = cgu_get_fpi_bus_clock(2); 
     
    641640        return module_freq; 
    642641} 
    643  
    644 int 
    645 ifxmips_set_timer (unsigned int timer, unsigned int freq, int is_cyclic, 
    646            int is_ext_src, unsigned int handle_flag, unsigned long arg1, 
    647            unsigned long arg2) 
     642EXPORT_SYMBOL(ifxmips_cal_divider); 
     643 
     644int ifxmips_set_timer(unsigned int timer, unsigned int freq, int is_cyclic, 
     645        int is_ext_src, unsigned int handle_flag, unsigned long arg1, 
     646        unsigned long arg2) 
    648647{ 
    649648        unsigned long divider; 
     
    657656                | (is_ext_src ? TIMER_FLAG_EXT_SRC : TIMER_FLAG_INT_SRC) 
    658657                | TIMER_FLAG_TIMER | TIMER_FLAG_DOWN 
    659                 | TIMER_FLAG_MASK_HANDLE (handle_flag); 
    660  
    661         printk(KERN_INFO "set_timer(%d, %d), divider = %lu\n", timer, freq, divider); 
    662         return ifxmips_request_timer (timer, flag, divider, arg1, arg2); 
    663 } 
    664  
    665 int 
    666 ifxmips_set_counter(unsigned int timer, unsigned int flag, u32 reload, unsigned long arg1, unsigned long arg2) 
    667 { 
    668         printk(KERN_INFO "set_counter(%d, %#x, %d)\n", timer, flag, reload); 
     658                | TIMER_FLAG_MASK_HANDLE(handle_flag); 
     659 
     660        printk(KERN_INFO "ifxmips_set_timer(%d, %d), divider = %lu\n", 
     661                timer, freq, divider); 
     662        return ifxmips_request_timer(timer, flag, divider, arg1, arg2); 
     663} 
     664EXPORT_SYMBOL(ifxmips_set_timer); 
     665 
     666int ifxmips_set_counter(unsigned int timer, unsigned int flag, u32 reload, 
     667        unsigned long arg1, unsigned long arg2) 
     668{ 
     669        printk(KERN_INFO "ifxmips_set_counter(%d, %#x, %d)\n", timer, flag, reload); 
    669670        return ifxmips_request_timer(timer, flag, reload, arg1, arg2); 
    670671} 
    671  
    672 static int 
    673 gptu_ioctl (struct inode *inode, struct file *file, unsigned int cmd, 
    674             unsigned long arg) 
     672EXPORT_SYMBOL(ifxmips_set_counter); 
     673 
     674static int gptu_ioctl(struct inode *inode, struct file *file, unsigned int cmd, 
     675        unsigned long arg) 
    675676{ 
    676677        int ret; 
    677678        struct gptu_ioctl_param param; 
    678679 
    679         if (!access_ok (VERIFY_READ, arg, sizeof (struct gptu_ioctl_param))) 
     680        if (!access_ok(VERIFY_READ, arg, sizeof(struct gptu_ioctl_param))) 
    680681                return -EFAULT; 
    681         copy_from_user (&param, (void *) arg, sizeof (param)); 
     682        copy_from_user(&param, (void *) arg, sizeof(param)); 
    682683 
    683684        if ((((cmd == GPTU_REQUEST_TIMER || cmd == GPTU_SET_TIMER 
    684685               || GPTU_SET_COUNTER) && param.timer < 2) 
    685686             || cmd == GPTU_GET_COUNT_VALUE || cmd == GPTU_CALCULATE_DIVIDER) 
    686             && !access_ok (VERIFY_WRITE, arg, 
    687                            sizeof (struct gptu_ioctl_param))) 
     687            && !access_ok(VERIFY_WRITE, arg, 
     688                           sizeof(struct gptu_ioctl_param))) 
    688689                return -EFAULT; 
    689690 
    690691        switch (cmd) { 
    691692        case GPTU_REQUEST_TIMER: 
    692                 ret = ifxmips_request_timer (param.timer, param.flag, param.value, 
     693                ret = ifxmips_request_timer(param.timer, param.flag, param.value, 
    693694                                     (unsigned long) param.pid, 
    694695                                     (unsigned long) param.sig); 
    695696                if (ret > 0) { 
    696                         copy_to_user (&((struct gptu_ioctl_param *) arg)-> 
    697                                       timer, &ret, sizeof (&ret)); 
     697                        copy_to_user(&((struct gptu_ioctl_param *) arg)-> 
     698                                      timer, &ret, sizeof(&ret)); 
    698699                        ret = 0; 
    699700                } 
    700701                break; 
    701702        case GPTU_FREE_TIMER: 
    702                 ret = ifxmips_free_timer (param.timer); 
     703                ret = ifxmips_free_timer(param.timer); 
    703704                break; 
    704705        case GPTU_START_TIMER: 
    705                 ret = ifxmips_start_timer (param.timer, param.flag); 
     706                ret = ifxmips_start_timer(param.timer, param.flag); 
    706707                break; 
    707708        case GPTU_STOP_TIMER: 
    708                 ret = ifxmips_stop_timer (param.timer); 
     709                ret = ifxmips_stop_timer(param.timer); 
    709710                break; 
    710711        case GPTU_GET_COUNT_VALUE: 
    711                 ret = ifxmips_get_count_value (param.timer, &param.value); 
     712                ret = ifxmips_get_count_value(param.timer, &param.value); 
    712713                if (!ret) 
    713                         copy_to_user (&((struct gptu_ioctl_param *) arg)-> 
     714                        copy_to_user(&((struct gptu_ioctl_param *) arg)-> 
    714715                                      value, &param.value, 
    715                                       sizeof (param.value)); 
     716                                      sizeof(param.value)); 
    716717                break; 
    717718        case GPTU_CALCULATE_DIVIDER: 
    718                 param.value = ifxmips_cal_divider (param.value); 
     719                param.value = ifxmips_cal_divider(param.value); 
    719720                if (param.value == 0) 
    720721                        ret = -EINVAL; 
    721722                else { 
    722                         copy_to_user (&((struct gptu_ioctl_param *) arg)-> 
     723                        copy_to_user(&((struct gptu_ioctl_param *) arg)-> 
    723724                                      value, &param.value, 
    724                                       sizeof (param.value)); 
     725                                      sizeof(param.value)); 
    725726                        ret = 0; 
    726727                } 
    727728                break; 
    728729        case GPTU_SET_TIMER: 
    729                 ret = ifxmips_set_timer (param.timer, param.value, 
    730                                  TIMER_FLAG_MASK_STOP (param.flag) != 
     730                ret = ifxmips_set_timer(param.timer, param.value, 
     731                                 TIMER_FLAG_MASK_STOP(param.flag) != 
    731732                                 TIMER_FLAG_ONCE ? 1 : 0, 
    732                                  TIMER_FLAG_MASK_SRC (param.flag) == 
     733                                 TIMER_FLAG_MASK_SRC(param.flag) == 
    733734                                 TIMER_FLAG_EXT_SRC ? 1 : 0, 
    734                                  TIMER_FLAG_MASK_HANDLE (param.flag) == 
     735                                 TIMER_FLAG_MASK_HANDLE(param.flag) == 
    735736                                 TIMER_FLAG_SIGNAL ? TIMER_FLAG_SIGNAL : 
    736737                                 TIMER_FLAG_NO_HANDLE, 
     
    738739                                 (unsigned long) param.sig); 
    739740                if (ret > 0) { 
    740                         copy_to_user (&((struct gptu_ioctl_param *) arg)-> 
    741                                       timer, &ret, sizeof (&ret)); 
     741                        copy_to_user(&((struct gptu_ioctl_param *) arg)-> 
     742                                      timer, &ret, sizeof(&ret)); 
    742743                        ret = 0; 
    743744                } 
    744745                break; 
    745746        case GPTU_SET_COUNTER: 
    746                 ifxmips_set_counter (param.timer, param.flag, param.value, 0, 0); 
     747                ifxmips_set_counter(param.timer, param.flag, param.value, 0, 0); 
    747748                if (ret > 0) { 
    748                         copy_to_user (&((struct gptu_ioctl_param *) arg)-> 
    749                                       timer, &ret, sizeof (&ret)); 
     749                        copy_to_user(&((struct gptu_ioctl_param *) arg)-> 
     750                                      timer, &ret, sizeof(&ret)); 
    750751                        ret = 0; 
    751752                } 
     
    758759} 
    759760 
    760 static int 
    761 gptu_open(struct inode *inode, struct file *file) 
     761static int gptu_open(struct inode *inode, struct file *file) 
    762762{ 
    763763        return 0; 
    764764} 
    765765 
    766 static int 
    767 gptu_release(struct inode *inode, struct file *file) 
     766static int gptu_release(struct inode *inode, struct file *file) 
    768767{ 
    769768        return 0; 
    770769} 
    771 int __init 
    772 ifxmips_gptu_init(void) 
     770 
     771int __init ifxmips_gptu_init(void) 
    773772{ 
    774773        int ret; 
     
    778777        ifxmips_w32(0xfff, IFXMIPS_GPTU_IRNCR); 
    779778 
    780         memset(&timer_dev, 0, sizeof (timer_dev)); 
     779        memset(&timer_dev, 0, sizeof(timer_dev)); 
    781780        mutex_init(&timer_dev.gptu_mutex); 
    782781 
    783782        ifxmips_enable_gptu(); 
    784783        timer_dev.number_of_timers = GPTU_ID_CFG * 2; 
    785         ifxmips_disable_gptu (); 
    786         if(timer_dev.number_of_timers > MAX_NUM_OF_32BIT_TIMER_BLOCKS * 2) 
     784        ifxmips_disable_gptu(); 
     785        if (timer_dev.number_of_timers > MAX_NUM_OF_32BIT_TIMER_BLOCKS * 2) 
    787786                timer_dev.number_of_timers = MAX_NUM_OF_32BIT_TIMER_BLOCKS * 2; 
    788         printk (KERN_INFO "gptu: totally %d 16-bit timers/counters\n", timer_dev.number_of_timers); 
     787        printk(KERN_INFO "gptu: totally %d 16-bit timers/counters\n", timer_dev.number_of_timers); 
    789788 
    790789        ret = misc_register(&gptu_miscdev); 
    791         if(ret) 
    792         { 
     790        if (ret) { 
    793791                printk(KERN_ERR "gptu: can't misc_register, get error %d\n", -ret); 
    794792                return ret; 
     
    797795        } 
    798796 
    799         for(i = 0; i < timer_dev.number_of_timers; i++) 
    800         { 
    801                 ret = request_irq (TIMER_INTERRUPT + i, timer_irq_handler, IRQF_TIMER, gptu_miscdev.name, &timer_dev.timer[i]); 
    802                 if(ret) 
    803                 { 
     797        for (i = 0; i < timer_dev.number_of_timers; i++) { 
     798                ret = request_irq(TIMER_INTERRUPT + i, timer_irq_handler, IRQF_TIMER, gptu_miscdev.name, &timer_dev.timer[i]); 
     799                if (ret) { 
    804800                        for (; i >= 0; i--) 
    805                                 free_irq (TIMER_INTERRUPT + i, &timer_dev.timer[i]); 
     801                                free_irq(TIMER_INTERRUPT + i, &timer_dev.timer[i]); 
    806802                        misc_deregister(&gptu_miscdev); 
    807803                        printk(KERN_ERR "gptu: failed in requesting irq (%d), get error %d\n", i, -ret); 
     
    817813} 
    818814 
    819 void __exit 
    820 ifxmips_gptu_exit(void) 
     815void __exit ifxmips_gptu_exit(void) 
    821816{ 
    822817        unsigned int i; 
    823818 
    824         for(i = 0; i < timer_dev.number_of_timers; i++) 
    825         { 
    826                 if(timer_dev.timer[i].f_irq_on) 
    827                         disable_irq (timer_dev.timer[i].irq); 
     819        for (i = 0; i < timer_dev.number_of_timers; i++) { 
     820                if (timer_dev.timer[i].f_irq_on) 
     821                        disable_irq(timer_dev.timer[i].irq); 
    828822                free_irq(timer_dev.timer[i].irq, &timer_dev.timer[i]); 
    829823        } 
     
    832826} 
    833827 
    834 EXPORT_SYMBOL(ifxmips_request_timer); 
    835 EXPORT_SYMBOL(ifxmips_free_timer); 
    836 EXPORT_SYMBOL(ifxmips_start_timer); 
    837 EXPORT_SYMBOL(ifxmips_stop_timer); 
    838 EXPORT_SYMBOL(ifxmips_get_count_value); 
    839 EXPORT_SYMBOL(ifxmips_cal_divider); 
    840 EXPORT_SYMBOL(ifxmips_set_timer); 
    841 EXPORT_SYMBOL(ifxmips_set_counter); 
    842  
    843828module_init(ifxmips_gptu_init); 
    844829module_exit(ifxmips_gptu_exit); 
  • trunk/target/linux/ifxmips/files/drivers/char/ifxmips_ssc.c

    r13660 r13665  
    12521252                eff_size = tx_len; 
    12531253 
    1254         //4 bytes alignment,  required by driver 
    1255         /* change by TaiCheng */ 
    1256         //if (in_irq()){ 
    1257         if (1) { 
    1258                 ssc_tx_buf = kmalloc(sizeof(char) * 
    1259                                          ((eff_size + 3) & (~3)), 
    1260                                           GFP_ATOMIC); 
    1261                 ssc_rx_buf = kmalloc(sizeof(char) * 
    1262                                          ((eff_size + 3) & (~3)), 
    1263                                           GFP_ATOMIC); 
    1264         } else { 
    1265                 ssc_tx_buf = kmalloc(sizeof(char) * 
    1266                                          ((eff_size + 3) & (~3)), 
    1267                                           GFP_KERNEL); 
    1268                 ssc_rx_buf = kmalloc(sizeof(char) * 
    1269                                          ((eff_size + 3) & (~3)), 
    1270                                           GFP_KERNEL); 
    1271         } 
     1254        /* 4 bytes alignment, required by driver */ 
     1255        ssc_tx_buf = kmalloc(sizeof(char) * 
     1256                                 ((eff_size + 3) & (~3)), 
     1257                                  GFP_ATOMIC); 
     1258        ssc_rx_buf = kmalloc(sizeof(char) * 
     1259                                 ((eff_size + 3) & (~3)), 
     1260                                  GFP_ATOMIC); 
    12721261        if (ssc_tx_buf == NULL || ssc_rx_buf == NULL) { 
    12731262                printk("no memory for size of %d\n", eff_size); 
  • trunk/target/linux/ifxmips/files/drivers/leds/leds-ifxmips.c

    r13660 r13665  
    1515 * 
    1616 *   Copyright (C) 2006 infineon 
    17  *   Copyright (C) 2007 John Crispin <blogic@openwrt.org>  
     17 *   Copyright (C) 2007 John Crispin <blogic@openwrt.org> 
    1818 * 
    1919 */ 
     
    3838#define DRVNAME                                 "ifxmips_led" 
    3939 
     40#if 1 
    4041#define IFXMIPS_LED_CLK_EDGE                    IFXMIPS_LED_FALLING 
    41 //#define IFXMIPS_LED_CLK_EDGE                  IFXMIPS_LED_RISING 
     42#else 
     43#define IFXMIPS_LED_CLK_EDGE                    IFXMIPS_LED_RISING 
     44#endif 
    4245 
    4346#define IFXMIPS_LED_SPEED                       IFXMIPS_LED_8HZ 
     
    5255}; 
    5356 
    54 void ifxmips_led_set (unsigned int led) 
     57void ifxmips_led_set(unsigned int led) 
    5558{ 
    5659        led &= 0xffffff; 
     
    5962EXPORT_SYMBOL(ifxmips_led_set); 
    6063 
    61 void ifxmips_led_clear (unsigned int led) 
     64void ifxmips_led_clear(unsigned int led) 
    6265{ 
    6366        led = ~(led & 0xffffff); 
     
    6669EXPORT_SYMBOL(ifxmips_led_clear); 
    6770 
    68 void ifxmips_led_blink_set (unsigned int led) 
     71void ifxmips_led_blink_set(unsigned int led) 
    6972{ 
    7073        led &= 0xffffff; 
     
    7376EXPORT_SYMBOL(ifxmips_led_blink_set); 
    7477 
    75 void ifxmips_led_blink_clear (unsigned int led) 
     78void ifxmips_led_blink_clear(unsigned int led) 
    7679{ 
    7780        led = ~(led & 0xffffff); 
     
    8083EXPORT_SYMBOL(ifxmips_led_blink_clear); 
    8184 
    82 void ifxmips_ledapi_set(struct led_classdev *led_cdev, enum led_brightness value) 
     85static void ifxmips_ledapi_set(struct led_classdev *led_cdev, 
     86        enum led_brightness value) 
    8387{ 
    84         struct ifxmips_led *led_dev = container_of(led_cdev, struct ifxmips_led, cdev); 
     88        struct ifxmips_led *led_dev = 
     89                container_of(led_cdev, struct ifxmips_led, cdev); 
    8590 
    86         if(value) 
     91        if (value) 
    8792                ifxmips_led_set(1 << led_dev->bit); 
    8893        else 
     
    9095} 
    9196 
    92 void ifxmips_led_setup_gpio (void) 
     97void ifxmips_led_setup_gpio(void) 
    9398{ 
    9499        int i = 0; 
     
    116121 
    117122        /* setup the clock edge that the shift register is triggered on */ 
    118         ifxmips_w32(ifxmips_r32(IFXMIPS_LED_CON0) & ~IFXMIPS_LED_EDGE_MASK, IFXMIPS_LED_CON0); 
    119         ifxmips_w32(ifxmips_r32(IFXMIPS_LED_CON0) | IFXMIPS_LED_CLK_EDGE, IFXMIPS_LED_CON0); 
     123        ifxmips_w32(ifxmips_r32(IFXMIPS_LED_CON0) & ~IFXMIPS_LED_EDGE_MASK, 
     124                IFXMIPS_LED_CON0); 
     125        ifxmips_w32(ifxmips_r32(IFXMIPS_LED_CON0) | IFXMIPS_LED_CLK_EDGE, 
     126                IFXMIPS_LED_CON0); 
    120127 
    121128        /* per default leds 15-0 are set */ 
     
    123130 
    124131        /* leds are update periodically by the FPID */ 
    125         ifxmips_w32(ifxmips_r32(IFXMIPS_LED_CON1) & ~IFXMIPS_LED_UPD_MASK, IFXMIPS_LED_CON1); 
    126         ifxmips_w32(ifxmips_r32(IFXMIPS_LED_CON1) | IFXMIPS_LED_UPD_SRC_FPI, IFXMIPS_LED_CON1); 
     132        ifxmips_w32(ifxmips_r32(IFXMIPS_LED_CON1) & ~IFXMIPS_LED_UPD_MASK, 
     133                IFXMIPS_LED_CON1); 
     134        ifxmips_w32(ifxmips_r32(IFXMIPS_LED_CON1) | IFXMIPS_LED_UPD_SRC_FPI, 
     135                IFXMIPS_LED_CON1); 
    127136 
    128137        /* set led update speed */ 
    129         ifxmips_w32(ifxmips_r32(IFXMIPS_LED_CON1) & ~IFXMIPS_LED_MASK, IFXMIPS_LED_CON1); 
    130         ifxmips_w32(ifxmips_r32(IFXMIPS_LED_CON1) | IFXMIPS_LED_SPEED, IFXMIPS_LED_CON1); 
     138        ifxmips_w32(ifxmips_r32(IFXMIPS_LED_CON1) & ~IFXMIPS_LED_MASK, 
     139                IFXMIPS_LED_CON1); 
     140        ifxmips_w32(ifxmips_r32(IFXMIPS_LED_CON1) | IFXMIPS_LED_SPEED, 
     141                IFXMIPS_LED_CON1); 
    131142 
    132143        /* adsl 0 and 1 leds are updated by the arc */ 
    133         ifxmips_w32(ifxmips_r32(IFXMIPS_LED_CON0) | IFXMIPS_LED_ADSL_SRC, IFXMIPS_LED_CON0); 
     144        ifxmips_w32(ifxmips_r32(IFXMIPS_LED_CON0) | IFXMIPS_LED_ADSL_SRC, 
     145                IFXMIPS_LED_CON0); 
    134146 
    135147        /* per default, the leds are turned on */ 
     
    137149 
    138150        for (i = 0; i < IFXMIPS_MAX_LED; i++) { 
    139                 struct ifxmips_led *tmp = kzalloc(sizeof(struct ifxmips_led), GFP_KERNEL); 
     151                struct ifxmips_led *tmp = 
     152                        kzalloc(sizeof(struct ifxmips_led), GFP_KERNEL); 
    140153                tmp->cdev.brightness_set = ifxmips_ledapi_set; 
    141154                tmp->cdev.name = kmalloc(sizeof("ifxmips:led:00"), GFP_KERNEL); 
     
    163176}; 
    164177 
    165 int __init ifxmips_led_init (void) 
     178int __init ifxmips_led_init(void) 
    166179{ 
    167180        int ret = platform_driver_register(&ifxmips_led_driver); 
    168181        if (ret) 
    169                 printk(KERN_INFO "ifxmips_led: Error registering platfom driver!"); 
     182                printk(KERN_INFO 
     183                        "ifxmips_led: Error registering platfom driver!"); 
    170184 
    171185        return ret; 
    172186} 
    173187 
    174 void __exit ifxmips_led_exit (void) 
     188void __exit ifxmips_led_exit(void) 
    175189{ 
    176190        platform_driver_unregister(&ifxmips_led_driver); 
  • trunk/target/linux/ifxmips/files/drivers/net/ifxmips_mii0.c

    r13660 r13665  
    5656                phy_data; 
    5757 
    58         while (ifxmips_r32(IFXMIPS_PPE32_MDIO_ACC) & MDIO_ACC_REQUEST); 
     58        while (ifxmips_r32(IFXMIPS_PPE32_MDIO_ACC) & MDIO_ACC_REQUEST) 
     59                ; 
    5960        ifxmips_w32(val, IFXMIPS_PPE32_MDIO_ACC); 
    6061} 
     
    6768                ((phy_reg & MDIO_ACC_REG_MASK) << MDIO_ACC_REG_OFFSET); 
    6869 
    69         while (ifxmips_r32(IFXMIPS_PPE32_MDIO_ACC) & MDIO_ACC_REQUEST) ; 
     70        while (ifxmips_r32(IFXMIPS_PPE32_MDIO_ACC) & MDIO_ACC_REQUEST) 
     71                ; 
    7072        ifxmips_w32(val, IFXMIPS_PPE32_MDIO_ACC); 
    71         while (ifxmips_r32(IFXMIPS_PPE32_MDIO_ACC) & MDIO_ACC_REQUEST) ; 
     73        while (ifxmips_r32(IFXMIPS_PPE32_MDIO_ACC) & MDIO_ACC_REQUEST) 
     74                ; 
    7275        val = ifxmips_r32(IFXMIPS_PPE32_MDIO_ACC) & MDIO_ACC_VAL_MASK; 
    7376        return val; 
     
    303306        for (i = 0; i < 6; i++) { 
    304307                dev->dev_addr[i] = mac_addr[i]; 
    305                 printk("%02X%c", dev->dev_addr[i], (i == 5)?('\n'):(':')); 
     308                printk("%02X%c", dev->dev_addr[i], (i == 5) ? ('\n') : (':')); 
    306309        } 
    307310        return 0; 
  • trunk/target/linux/ifxmips/files/drivers/watchdog/ifxmips_wdt.c

    r11676 r13665  
    44 * the Free Software Foundation; either version 2 of the License, or 
    55 * (at your option) any later version. 
    6  *  
     6 * 
    77 * This program is distributed in the hope that it will be useful, 
    88 * but WITHOUT ANY WARRANTY; without even the implied warranty of 
     
    2424#include <linux/watchdog.h> 
    2525#include <linux/platform_device.h> 
    26 #include <asm/uaccess.h> 
    27 #include <asm-mips/ifxmips/ifxmips_cgu.h> 
    28 #include <asm-mips/ifxmips/ifxmips.h> 
     26#include <linux/uaccess.h> 
    2927 
    30 #define IFXMIPS_WDT_PW1                  0x00BE0000 
    31 #define IFXMIPS_WDT_PW2                  0x00DC0000 
     28#include <asm/ifxmips/ifxmips_cgu.h> 
     29#include <asm/ifxmips/ifxmips.h> 
     30 
     31#define IFXMIPS_WDT_PW1                 0x00BE0000 
     32#define IFXMIPS_WDT_PW2                 0x00DC0000 
    3233 
    3334#ifndef CONFIG_WATCHDOG_NOWAYOUT 
    34 static int wdt_ok_to_close = 0; 
     35static int wdt_ok_to_close; 
    3536#endif 
    3637 
    37 int wdt_timeout = 30; 
     38static int wdt_timeout = 30; 
    3839 
    39 int 
    40 ifxmips_wdt_enable(unsigned int timeout) 
     40int ifxmips_wdt_enable(unsigned int timeout) 
    4141{ 
    4242        u32 fpi; 
     
    4444        ifxmips_w32(IFXMIPS_WDT_PW1, IFXMIPS_BIU_WDT_CR); 
    4545        ifxmips_w32(IFXMIPS_WDT_PW2 | 
    46                 (0x3 << 26) | // PWL 
    47                 (0x3 << 24) | // CLKDIV 
    48                 (0x1 << 31) | // enable 
    49                 ((timeout * (fpi / 0x40000)) + 0x1000), // reload  
     46                (0x3 << 26) | /* PWL */ 
     47                (0x3 << 24) | /* CLKDIV */ 
     48                (0x1 << 31) | /* enable */ 
     49                ((timeout * (fpi / 0x40000)) + 0x1000), /* reload */ 
    5050                IFXMIPS_BIU_WDT_CR); 
    5151        return 0; 
    5252} 
    5353 
    54 void 
    55 ifxmips_wdt_disable(void) 
     54void ifxmips_wdt_disable(void) 
    5655{ 
    5756#ifndef CONFIG_WATCHDOG_NOWAYOUT 
     
    6261} 
    6362 
    64 static ssize_t 
    65 ifxmips_wdt_write(struct file *file, const char __user *data, size_t len, 
    66                  loff_t *ppos) 
     63static ssize_t ifxmips_wdt_write(struct file *file, const char __user *data, 
     64                size_t len, loff_t *ppos) 
    6765{ 
    6866        size_t i; 
    6967 
    70         if(!len) 
     68        if (!len) 
    7169                return 0; 
    7270 
    7371#ifndef CONFIG_WATCHDOG_NOWAYOUT 
    74         for(i = 0; i != len; i++) 
    75         { 
     72        for (i = 0; i != len; i++) { 
    7673                char c; 
    77                 if(get_user(c, data + i)) 
     74                if (get_user(c, data + i)) 
    7875                        return -EFAULT; 
    79                 if(c == 'V') 
     76                if (c == 'V') 
    8077                        wdt_ok_to_close = 1; 
    8178        } 
     
    9087}; 
    9188 
    92 static int 
    93 ifxmips_wdt_ioctl(struct inode *inode, struct file *file, unsigned int cmd, 
    94                  unsigned long arg) 
     89static int ifxmips_wdt_ioctl(struct inode *inode, struct file *file, 
     90                unsigned int cmd, unsigned long arg) 
    9591{ 
    9692        int ret = -ENOTTY; 
    9793 
    98         switch(cmd) 
    99         { 
     94        switch (cmd) { 
    10095        case WDIOC_GETSUPPORT: 
    10196                ret = copy_to_user((struct watchdog_info __user *)arg, &ident, 
     
    108103 
    109104        case WDIOC_SETTIMEOUT: 
    110                 ret = get_user(wdt_timeout, (int __user*)arg); 
     105                ret = get_user(wdt_timeout, (int __user *)arg); 
    111106                break; 
    112107 
     
    119114} 
    120115 
    121 static int 
    122 ifxmips_wdt_open(struct inode *inode, struct file *file) 
     116static int ifxmips_wdt_open(struct inode *inode, struct file *file) 
    123117{ 
    124118        ifxmips_wdt_enable(wdt_timeout); 
     
    129123{ 
    130124#ifndef CONFIG_WATCHDOG_NOWAYOUT 
    131         if(wdt_ok_to_close) 
     125        if (wdt_ok_to_close) 
    132126                ifxmips_wdt_disable(); 
    133127        else 
    134128#endif 
    135                 printk("ifxmips_wdt: watchdog closed without warning, rebooting system\n"); 
     129                printk(KERN_ERR "ifxmips_wdt: watchdog closed without warning," 
     130                        " rebooting system\n"); 
    136131        return 0; 
    137132} 
     
    151146}; 
    152147 
    153 static int 
    154 ifxmips_wdt_probe(struct platform_device *dev) 
     148static int ifxmips_wdt_probe(struct platform_device *dev) 
    155149{ 
    156150        int err; 
    157151        err = misc_register(&ifxmips_wdt_miscdev); 
    158         if(err) 
    159                 printk("ifxmips_wdt: error creating device\n"); 
     152        if (err) 
     153                printk(KERN_INFO "ifxmips_wdt: error creating device\n"); 
    160154        else 
    161                 printk("ifxmips_wdt: loaded\n"); 
     155                printk(KERN_INFO "ifxmips_wdt: loaded\n"); 
    162156        return err; 
    163157} 
    164158 
    165 static int 
    166 ifxmips_wdt_remove(struct platform_device *dev) 
     159static int ifxmips_wdt_remove(struct platform_device *dev) 
    167160{ 
    168161        ifxmips_wdt_disable(); 
     
    181174}; 
    182175 
    183 static int __init 
    184 init_ifxmips_wdt(void) 
     176static int __init init_ifxmips_wdt(void) 
    185177{ 
    186178        int ret = platform_driver_register(&ifxmips_wdt_driver); 
    187         if(ret) 
     179        if (ret) 
    188180                printk(KERN_INFO "ifxmips_wdt: error registering platfom driver!"); 
    189181        return ret; 
    190182} 
    191183 
    192 static void __exit 
    193 exit_ifxmips_wdt(void) 
     184static void __exit exit_ifxmips_wdt(void) 
    194185{ 
    195186        platform_driver_unregister(&ifxmips_wdt_driver); 
  • trunk/target/linux/ifxmips/files/include/asm-mips/ifxmips/ifxmips.h

    r13660 r13665  
    2020#define _IFXMIPS_H__ 
    2121 
    22 #define ifxmips_r32(reg)                __raw_readl(reg) 
    23 #define ifxmips_w32(val,reg)            __raw_writel(val,reg) 
    24 #define ifxmips_w32_mask(clear,set,reg) ifxmips_w32((ifxmips_r32(reg) & ~clear) | set, reg) 
     22#define ifxmips_r32(reg)                        __raw_readl(reg) 
     23#define ifxmips_w32(val, reg)                   __raw_writel(val, reg) 
     24#define ifxmips_w32_mask(clear, set, reg)       ifxmips_w32((ifxmips_r32(reg) & ~clear) | set, reg) 
    2525 
    2626/*------------ GENERAL */ 
     
    112112 
    113113/* reset request */ 
    114 #define IFXMIPS_RCU_RST                 ((u32*)(IFXMIPS_RCU_BASE_ADDR + 0x0010)) 
     114#define IFXMIPS_RCU_RST                 ((u32 *)(IFXMIPS_RCU_BASE_ADDR + 0x0010)) 
    115115#define IFXMIPS_RCU_RST_CPU1            (1 << 3) 
    116116#define IFXMIPS_RCU_RST_ALL             0x40000000 
     
    126126 
    127127/* clock control register */ 
    128 #define IFXMIPS_GPTU_GPT_CLC            ((u32*)(IFXMIPS_GPTU_BASE_ADDR + 0x0000)) 
     128#define IFXMIPS_GPTU_GPT_CLC            ((u32 *)(IFXMIPS_GPTU_BASE_ADDR + 0x0000)) 
    129129 
    130130/* captur reload register */ 
    131 #define IFXMIPS_GPTU_GPT_CAPREL         ((u32*)(IFXMIPS_GPTU_BASE_ADDR + 0x0030)) 
     131#define IFXMIPS_GPTU_GPT_CAPREL         ((u32 *)(IFXMIPS_GPTU_BASE_ADDR + 0x0030)) 
    132132 
    133133/* timer 6 control register */ 
    134 #define IFXMIPS_GPTU_GPT_T6CON          ((u32*)(IFXMIPS_GPTU_BASE_ADDR + 0x0020)) 
     134#define IFXMIPS_GPTU_GPT_T6CON          ((u32 *)(IFXMIPS_GPTU_BASE_ADDR + 0x0020)) 
    135135 
    136136 
     
    140140 
    141141/* bus configuration register */ 
    142 #define IFXMIPS_EBU_BUSCON0             ((u32*)(IFXMIPS_EBU_BASE_ADDR + 0x0060)) 
    143 #define IFXMIPS_EBU_PCC_CON             ((u32*)(IFXMIPS_EBU_BASE_ADDR + 0x0090)) 
    144 #define IFXMIPS_EBU_PCC_IEN             ((u32*)(IFXMIPS_EBU_BASE_ADDR + 0x00A4)) 
    145 #define IFXMIPS_EBU_PCC_ISTAT           ((u32*)(IFXMIPS_EBU_BASE_ADDR + 0x00A0)) 
     142#define IFXMIPS_EBU_BUSCON0             ((u32 *)(IFXMIPS_EBU_BASE_ADDR + 0x0060)) 
     143#define IFXMIPS_EBU_PCC_CON             ((u32 *)(IFXMIPS_EBU_BASE_ADDR + 0x0090)) 
     144#define IFXMIPS_EBU_PCC_IEN             ((u32 *)(IFXMIPS_EBU_BASE_ADDR + 0x00A4)) 
     145#define IFXMIPS_EBU_PCC_ISTAT           ((u32 *)(IFXMIPS_EBU_BASE_ADDR + 0x00A0)) 
    146146 
    147147 
    148148/*------------ CGU */ 
    149149#define IFXMIPS_CGU_BASE_ADDR           (KSEG1 + 0x1F103000) 
    150 #define IFXMIPS_CGU_PLL0_CFG            ((u32*)(IFXMIPS_CGU_BASE_ADDR + 0x0004)) 
    151 #define IFXMIPS_CGU_PLL1_CFG            ((u32*)(IFXMIPS_CGU_BASE_ADDR + 0x0008)) 
    152 #define IFXMIPS_CGU_PLL2_CFG            ((u32*)(IFXMIPS_CGU_BASE_ADDR + 0x000C)) 
    153 #define IFXMIPS_CGU_SYS                 ((u32*)(IFXMIPS_CGU_BASE_ADDR + 0x0010)) 
    154 #define IFXMIPS_CGU_UPDATE              ((u32*)(IFXMIPS_CGU_BASE_ADDR + 0x0014)) 
    155 #define IFXMIPS_CGU_IF_CLK              ((u32*)(IFXMIPS_CGU_BASE_ADDR + 0x0018)) 
    156 #define IFXMIPS_CGU_OSC_CON             ((u32*)(IFXMIPS_CGU_BASE_ADDR + 0x001C)) 
    157 #define IFXMIPS_CGU_SMD                 ((u32*)(IFXMIPS_CGU_BASE_ADDR + 0x0020)) 
    158 #define IFXMIPS_CGU_CT1SR               ((u32*)(IFXMIPS_CGU_BASE_ADDR + 0x0028)) 
    159 #define IFXMIPS_CGU_CT2SR               ((u32*)(IFXMIPS_CGU_BASE_ADDR + 0x002C)) 
    160 #define IFXMIPS_CGU_PCMCR               ((u32*)(IFXMIPS_CGU_BASE_ADDR + 0x0030)) 
    161 #define IFXMIPS_CGU_PCI_CR              ((u32*)(IFXMIPS_CGU_BASE_ADDR + 0x0034)) 
    162 #define IFXMIPS_CGU_PD_PC               ((u32*)(IFXMIPS_CGU_BASE_ADDR + 0x0038)) 
    163 #define IFXMIPS_CGU_FMR                 ((u32*)(IFXMIPS_CGU_BASE_ADDR + 0x003C)) 
     150#define IFXMIPS_CGU_PLL0_CFG            ((u32 *)(IFXMIPS_CGU_BASE_ADDR + 0x0004)) 
     151#define IFXMIPS_CGU_PLL1_CFG            ((u32 *)(IFXMIPS_CGU_BASE_ADDR + 0x0008)) 
     152#define IFXMIPS_CGU_PLL2_CFG            ((u32 *)(IFXMIPS_CGU_BASE_ADDR + 0x000C)) 
     153#define IFXMIPS_CGU_SYS                 ((u32 *)(IFXMIPS_CGU_BASE_ADDR + 0x0010)) 
     154#define IFXMIPS_CGU_UPDATE              ((u32 *)(IFXMIPS_CGU_BASE_ADDR + 0x0014)) 
     155#define IFXMIPS_CGU_IF_CLK              ((u32 *)(IFXMIPS_CGU_BASE_ADDR + 0x0018)) 
     156#define IFXMIPS_CGU_OSC_CON             ((u32 *)(IFXMIPS_CGU_BASE_ADDR + 0x001C)) 
     157#define IFXMIPS_CGU_SMD                 ((u32 *)(IFXMIPS_CGU_BASE_ADDR + 0x0020)) 
     158#define IFXMIPS_CGU_CT1SR               ((u32 *)(IFXMIPS_CGU_BASE_ADDR + 0x0028)) 
     159#define IFXMIPS_CGU_CT2SR               ((u32 *)(IFXMIPS_CGU_BASE_ADDR + 0x002C)) 
     160#define IFXMIPS_CGU_PCMCR               ((u32 *)(IFXMIPS_CGU_BASE_ADDR + 0x0030)) 
     161#define IFXMIPS_CGU_PCI_CR              ((u32 *)(IFXMIPS_CGU_BASE_ADDR + 0x0034)) 
     162#define IFXMIPS_CGU_PD_PC               ((u32 *)(IFXMIPS_CGU_BASE_ADDR + 0x0038)) 
     163#define IFXMIPS_CGU_FMR                 ((u32 *)(IFXMIPS_CGU_BASE_ADDR + 0x003C)) 
    164164 
    165165/* clock mux */ 
    166 #define IFXMIPS_CGU_SYS                 ((u32*)(IFXMIPS_CGU_BASE_ADDR + 0x0010)) 
    167 #define IFXMIPS_CGU_IFCCR               ((u32*)(IFXMIPS_CGU_BASE_ADDR + 0x0018)) 
    168 #define IFXMIPS_CGU_PCICR               ((u32*)(IFXMIPS_CGU_BASE_ADDR + 0x0034)) 
     166#define IFXMIPS_CGU_SYS                 ((u32 *)(IFXMIPS_CGU_BASE_ADDR + 0x0010)) 
     167#define IFXMIPS_CGU_IFCCR               ((u32 *)(IFXMIPS_CGU_BASE_ADDR + 0x0018)) 
     168#define IFXMIPS_CGU_PCICR               ((u32 *)(IFXMIPS_CGU_BASE_ADDR + 0x0034)) 
    169169 
    170170#define CLOCK_60M                       60000000 
     
    180180#define IFXMIPS_PMU_BASE_ADDR           (KSEG1 + 0x1F102000) 
    181181 
    182 #define IFXMIPS_PMU_PWDCR               ((u32*)(IFXMIPS_PMU_BASE_ADDR + 0x001C)) 
    183 #define IFXMIPS_PMU_PWDSR               ((u32*)(IFXMIPS_PMU_BASE_ADDR + 0x0020)) 
     182#define IFXMIPS_PMU_PWDCR               ((u32 *)(IFXMIPS_PMU_BASE_ADDR + 0x001C)) 
     183#define IFXMIPS_PMU_PWDSR               ((u32 *)(IFXMIPS_PMU_BASE_ADDR + 0x0020)) 
    184184 
    185185 
     
    189189 
    190190 
    191 #define IFXMIPS_ICU_IM0_ISR             ((u32*)(IFXMIPS_ICU_BASE_ADDR + 0x0000)) 
    192 #define IFXMIPS_ICU_IM0_IER             ((u32*)(IFXMIPS_ICU_BASE_ADDR + 0x0008)) 
    193 #define IFXMIPS_ICU_IM0_IOSR            ((u32*)(IFXMIPS_ICU_BASE_ADDR + 0x0010)) 
    194 #define IFXMIPS_ICU_IM0_IRSR            ((u32*)(IFXMIPS_ICU_BASE_ADDR + 0x0018)) 
    195 #define IFXMIPS_ICU_IM0_IMR             ((u32*)(IFXMIPS_ICU_BASE_ADDR + 0x0020)) 
    196  
    197 #define IFXMIPS_ICU_IM1_ISR             ((u32*)(IFXMIPS_ICU_BASE_ADDR + 0x0028)) 
    198 #define IFXMIPS_ICU_IM2_IER             ((u32*)(IFXMIPS_ICU_BASE_ADDR + 0x0058)) 
    199 #define IFXMIPS_ICU_IM3_IER             ((u32*)(IFXMIPS_ICU_BASE_ADDR + 0x0080)) 
    200 #define IFXMIPS_ICU_IM4_IER             ((u32*)(IFXMIPS_ICU_BASE_ADDR + 0x00A8)) 
    201 #define IFXMIPS_ICU_IM5_IER             ((u32*)(IFXMIPS_ICU_BASE_ADDR + 0x00D0)) 
     191#define IFXMIPS_ICU_IM0_ISR             ((u32 *)(IFXMIPS_ICU_BASE_ADDR + 0x0000)) 
     192#define IFXMIPS_ICU_IM0_IER             ((u32 *)(IFXMIPS_ICU_BASE_ADDR + 0x0008)) 
     193#define IFXMIPS_ICU_IM0_IOSR            ((u32 *)(IFXMIPS_ICU_BASE_ADDR + 0x0010)) 
     194#define IFXMIPS_ICU_IM0_IRSR            ((u32 *)(IFXMIPS_ICU_BASE_ADDR + 0x0018)) 
     195#define IFXMIPS_ICU_IM0_IMR             ((u32 *)(IFXMIPS_ICU_BASE_ADDR + 0x0020)) 
     196 
     197#define IFXMIPS_ICU_IM1_ISR             ((u32 *)(IFXMIPS_ICU_BASE_ADDR + 0x0028)) 
     198#define IFXMIPS_ICU_IM2_IER             ((u32 *)(IFXMIPS_ICU_BASE_ADDR + 0x0058)) 
     199#define IFXMIPS_ICU_IM3_IER             ((u32 *)(IFXMIPS_ICU_BASE_ADDR + 0x0080)) 
     200#define IFXMIPS_ICU_IM4_IER             ((u32 *)(IFXMIPS_ICU_BASE_ADDR + 0x00A8)) 
     201#define IFXMIPS_ICU_IM5_IER             ((u32 *)(IFXMIPS_ICU_BASE_ADDR + 0x00D0)) 
    202202 
    203203#define IFXMIPS_ICU_OFFSET              (IFXMIPS_ICU_IM1_ISR - IFXMIPS_ICU_IM0_ISR) 
     
    210210#define ETHERNET_PACKET_DMA_BUFFER_SIZE         0x600 
    211211 
    212 #define IFXMIPS_PPE32_MEM_MAP           ((u32*)(IFXMIPS_PPE32_BASE_ADDR + 0x10000)) 
    213 #define IFXMIPS_PPE32_SRST              ((u32*)(IFXMIPS_PPE32_BASE_ADDR + 0x10080)) 
     212#define IFXMIPS_PPE32_MEM_MAP           ((u32 *)(IFXMIPS_PPE32_BASE_ADDR + 0x10000)) 
     213#define IFXMIPS_PPE32_SRST              ((u32 *)(IFXMIPS_PPE32_BASE_ADDR + 0x10080)) 
    214214 
    215215#define MII_MODE                        1 
     
    217217 
    218218/* mdio access */ 
    219 #define IFXMIPS_PPE32_MDIO_CFG          ((u32*)(IFXMIPS_PPE32_BASE_ADDR + 0x11800)) 
    220 #define IFXMIPS_PPE32_MDIO_ACC          ((u32*)(IFXMIPS_PPE32_BASE_ADDR + 0x11804)) 
     219#define IFXMIPS_PPE32_MDIO_CFG          ((u32 *)(IFXMIPS_PPE32_BASE_ADDR + 0x11800)) 
     220#define IFXMIPS_PPE32_MDIO_ACC          ((u32 *)(IFXMIPS_PPE32_BASE_ADDR + 0x11804)) 
    221221 
    222222#define MDIO_ACC_REQUEST                0x80000000 
     
    229229 
    230230/* configuration */ 
    231 #define IFXMIPS_PPE32_CFG               ((u32*)(IFXMIPS_PPE32_MEM_MAP + 0x1808)) 
     231#define IFXMIPS_PPE32_CFG               ((u32 *)(IFXMIPS_PPE32_MEM_MAP + 0x1808)) 
    232232 
    233233#define PPE32_MII_MASK                  0xfffffffc 
     
    236236 
    237237/* packet length */ 
    238 #define IFXMIPS_PPE32_IG_PLEN_CTRL      ((u32*)(IFXMIPS_PPE32_MEM_MAP + 0x1820)) 
     238#define IFXMIPS_PPE32_IG_PLEN_CTRL      ((u32 *)(IFXMIPS_PPE32_MEM_MAP + 0x1820)) 
    239239 
    240240#define PPE32_PLEN_OVER                 0x5ee 
     
    242242 
    243243/* enet */ 
    244 #define IFXMIPS_PPE32_ENET_MAC_CFG      ((u32*)(IFXMIPS_PPE32_MEM_MAP + 0x1840)) 
     244#define IFXMIPS_PPE32_ENET_MAC_CFG      ((u32 *)(IFXMIPS_PPE32_MEM_MAP + 0x1840)) 
    245245 
    246246#define PPE32_CGEN                      0x800 
     
    250250#define IFXMIPS_DMA_BASE_ADDR   0xBE104100 
    251251 
    252 #define IFXMIPS_DMA_CS                  ((u32*)(IFXMIPS_DMA_BASE_ADDR + 0x18)) 
    253 #define IFXMIPS_DMA_CIE                 ((u32*)(IFXMIPS_DMA_BASE_ADDR + 0x2C)) 
    254 #define IFXMIPS_DMA_IRNEN               ((u32*)(IFXMIPS_DMA_BASE_ADDR + 0xf4)) 
    255 #define IFXMIPS_DMA_CCTRL               ((u32*)(IFXMIPS_DMA_BASE_ADDR + 0x1C)) 
    256 #define IFXMIPS_DMA_CIS                 ((u32*)(IFXMIPS_DMA_BASE_ADDR + 0x28)) 
    257 #define IFXMIPS_DMA_CDLEN               ((u32*)(IFXMIPS_DMA_BASE_ADDR + 0x24)) 
    258 #define IFXMIPS_DMA_PS                  ((u32*)(IFXMIPS_DMA_BASE_ADDR + 0x40)) 
    259 #define IFXMIPS_DMA_PCTRL               ((u32*)(IFXMIPS_DMA_BASE_ADDR + 0x44)) 
    260 #define IFXMIPS_DMA_CTRL                ((u32*)(IFXMIPS_DMA_BASE_ADDR + 0x10)) 
    261 #define IFXMIPS_DMA_CPOLL               ((u32*)(IFXMIPS_DMA_BASE_ADDR + 0x14)) 
    262 #define IFXMIPS_DMA_CDBA                ((u32*)(IFXMIPS_DMA_BASE_ADDR + 0x20)) 
     252#define IFXMIPS_DMA_CS                  ((u32 *)(IFXMIPS_DMA_BASE_ADDR + 0x18)) 
     253#define IFXMIPS_DMA_CIE                 ((u32 *)(IFXMIPS_DMA_BASE_ADDR + 0x2C)) 
     254#define IFXMIPS_DMA_IRNEN               ((u32 *)(IFXMIPS_DMA_BASE_ADDR + 0xf4)) 
     255#define IFXMIPS_DMA_CCTRL               ((u32 *)(IFXMIPS_DMA_BASE_ADDR + 0x1C)) 
     256#define IFXMIPS_DMA_CIS                 ((u32 *)(IFXMIPS_DMA_BASE_ADDR + 0x28)) 
     257#define IFXMIPS_DMA_CDLEN               ((u32 *)(IFXMIPS_DMA_BASE_ADDR + 0x24)) 
     258#define IFXMIPS_DMA_PS                  ((u32 *)(IFXMIPS_DMA_BASE_ADDR + 0x40)) 
     259#define IFXMIPS_DMA_PCTRL               ((u32 *)(IFXMIPS_DMA_BASE_ADDR + 0x44)) 
     260#define IFXMIPS_DMA_CTRL                ((u32 *)(IFXMIPS_DMA_BASE_ADDR + 0x10)) 
     261#define IFXMIPS_DMA_CPOLL               ((u32 *)(IFXMIPS_DMA_BASE_ADDR + 0x14)) 
     262#define IFXMIPS_DMA_CDBA                ((u32 *)(IFXMIPS_DMA_BASE_ADDR + 0x20)) 
    263263 
    264264 
     
    266266#define PCI_CR_PR_BASE_ADDR             (KSEG1 + 0x1E105400) 
    267267 
    268 #define PCI_CR_FCI_ADDR_MAP0            ((u32*)(PCI_CR_PR_BASE_ADDR + 0x00C0)) 
    269 #define PCI_CR_FCI_ADDR_MAP1            ((u32*)(PCI_CR_PR_BASE_ADDR + 0x00C4)) 
    270 #define PCI_CR_FCI_ADDR_MAP2            ((u32*)(PCI_CR_PR_BASE_ADDR + 0x00C8)) 
    271 #define PCI_CR_FCI_ADDR_MAP3            ((u32*)(PCI_CR_PR_BASE_ADDR + 0x00CC)) 
    272 #define PCI_CR_FCI_ADDR_MAP4            ((u32*)(PCI_CR_PR_BASE_ADDR + 0x00D0)) 
    273 #define PCI_CR_FCI_ADDR_MAP5            ((u32*)(PCI_CR_PR_BASE_ADDR + 0x00D4)) 
    274 #define PCI_CR_FCI_ADDR_MAP6            ((u32*)(PCI_CR_PR_BASE_ADDR + 0x00D8)) 
    275 #define PCI_CR_FCI_ADDR_MAP7            ((u32*)(PCI_CR_PR_BASE_ADDR + 0x00DC)) 
    276 #define PCI_CR_CLK_CTRL                 ((u32*)(PCI_CR_PR_BASE_ADDR + 0x0000)) 
    277 #define PCI_CR_PCI_MOD                  ((u32*)(PCI_CR_PR_BASE_ADDR + 0x0030)) 
    278 #define PCI_CR_PC_ARB                   ((u32*)(PCI_CR_PR_BASE_ADDR + 0x0080)) 
    279 #define PCI_CR_FCI_ADDR_MAP11hg         ((u32*)(PCI_CR_PR_BASE_ADDR + 0x00E4)) 
    280 #define PCI_CR_BAR11MASK                ((u32*)(PCI_CR_PR_BASE_ADDR + 0x0044)) 
    281 #define PCI_CR_BAR12MASK                ((u32*)(PCI_CR_PR_BASE_ADDR + 0x0048)) 
    282 #define PCI_CR_BAR13MASK                ((u32*)(PCI_CR_PR_BASE_ADDR + 0x004C)) 
    283 #define PCI_CS_BASE_ADDR1               ((u32*)(PCI_CS_PR_BASE_ADDR + 0x0010)) 
    284 #define PCI_CR_PCI_ADDR_MAP11           ((u32*)(PCI_CR_PR_BASE_ADDR + 0x0064)) 
    285 #define PCI_CR_FCI_BURST_LENGTH         ((u32*)(PCI_CR_PR_BASE_ADDR + 0x00E8)) 
    286 #define PCI_CR_PCI_EOI                  ((u32*)(PCI_CR_PR_BASE_ADDR + 0x002C)) 
     268#define PCI_CR_FCI_ADDR_MAP0            ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x00C0)) 
     269#define PCI_CR_FCI_ADDR_MAP1            ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x00C4)) 
     270#define PCI_CR_FCI_ADDR_MAP2            ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x00C8)) 
     271#define PCI_CR_FCI_ADDR_MAP3            ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x00CC)) 
     272#define PCI_CR_FCI_ADDR_MAP4            ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x00D0)) 
     273#define PCI_CR_FCI_ADDR_MAP5            ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x00D4)) 
     274#define PCI_CR_FCI_ADDR_MAP6            ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x00D8)) 
     275#define PCI_CR_FCI_ADDR_MAP7            ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x00DC)) 
     276#define PCI_CR_CLK_CTRL                 ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x0000)) 
     277#define PCI_CR_PCI_MOD                  ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x0030)) 
     278#define PCI_CR_PC_ARB                   ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x0080)) 
     279#define PCI_CR_FCI_ADDR_MAP11hg         ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x00E4)) 
     280#define PCI_CR_BAR11MASK                ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x0044)) 
     281#define PCI_CR_BAR12MASK                ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x0048)) 
     282#define PCI_CR_BAR13MASK                ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x004C)) 
     283#define PCI_CS_BASE_ADDR1               ((u32 *)(PCI_CS_PR_BASE_ADDR + 0x0010)) 
     284#define PCI_CR_PCI_ADDR_MAP11           ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x0064)) 
     285#define PCI_CR_FCI_BURST_LENGTH         ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x00E8)) 
     286#define PCI_CR_PCI_EOI                  ((u32 *)(PCI_CR_PR_BASE_ADDR + 0x002C)) 
    287287 
    288288#define PCI_CS_PR_BASE_ADDR             (KSEG1 + 0x17000000) 
    289289 
    290 #define PCI_CS_STS_CMD                  ((u32*)(PCI_CS_PR_BASE_ADDR + 0x0004)) 
     290#define PCI_CS_STS_CMD                  ((u32 *)(PCI_CS_PR_BASE_ADDR + 0x0004)) 
    291291 
    292292#define PCI_MASTER0_REQ_MASK_2BITS      8 
     
    300300#define IFXMIPS_WDT_BASE_ADDR           (KSEG1 + 0x1F880000) 
    301301 
    302 #define IFXMIPS_BIU_WDT_CR              ((u32*)(IFXMIPS_WDT_BASE_ADDR + 0x03F0)) 
    303 #define IFXMIPS_BIU_WDT_SR              ((u32*)(IFXMIPS_WDT_BASE_ADDR + 0x03F8)) 
     302#define IFXMIPS_BIU_WDT_CR              ((u32 *)(IFXMIPS_WDT_BASE_ADDR + 0x03F0)) 
     303#define IFXMIPS_BIU_WDT_SR              ((u32 *)(IFXMIPS_WDT_BASE_ADDR + 0x03F8)) 
    304304 
    305305 
     
    307307 
    308308#define IFXMIPS_LED_BASE_ADDR           (KSEG1 + 0x1E100BB0) 
    309 #define IFXMIPS_LED_CON0                ((u32*)(IFXMIPS_LED_BASE_ADDR + 0x0000)) 
    310 #define IFXMIPS_LED_CON1                ((u32*)(IFXMIPS_LED_BASE_ADDR + 0x0004)) 
    311 #define IFXMIPS_LED_CPU0                ((u32*)(IFXMIPS_LED_BASE_ADDR + 0x0008)) 
    312 #define IFXMIPS_LED_CPU1                ((u32*)(IFXMIPS_LED_BASE_ADDR + 0x000C)) 
    313 #define IFXMIPS_LED_AR                  ((u32*)(IFXMIPS_LED_BASE_ADDR + 0x0010)) 
     309#define IFXMIPS_LED_CON0                ((u32 *)(IFXMIPS_LED_BASE_ADDR + 0x0000)) 
     310#define IFXMIPS_LED_CON1                ((u32 *)(IFXMIPS_LED_BASE_ADDR + 0x0004)) 
     311#define IFXMIPS_LED_CPU0                ((u32 *)(IFXMIPS_LED_BASE_ADDR + 0x0008)) 
     312#define IFXMIPS_LED_CPU1                ((u32 *)(IFXMIPS_LED_BASE_ADDR + 0x000C)) 
     313#define IFXMIPS_LED_AR                  ((u32 *)(IFXMIPS_LED_BASE_ADDR + 0x0010)) 
    314314 
    315315#define LED_CON0_SWU                    (1 << 31) 
     
    340340#define IFXMIPS_GPIO_BASE_ADDR  (0xBE100B00) 
    341341 
    342 #define IFXMIPS_GPIO_P0_OUT             ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x0010)) 
    343 #define IFXMIPS_GPIO_P1_OUT             ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x0040)) 
    344 #define IFXMIPS_GPIO_P0_IN              ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x0014)) 
    345 #define IFXMIPS_GPIO_P1_IN              ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x0044)) 
    346 #define IFXMIPS_GPIO_P0_DIR             ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x0018)) 
    347 #define IFXMIPS_GPIO_P1_DIR             ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x0048)) 
    348 #define IFXMIPS_GPIO_P0_ALTSEL0         ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x001C)) 
    349 #define IFXMIPS_GPIO_P1_ALTSEL0         ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x004C)) 
    350 #define IFXMIPS_GPIO_P0_ALTSEL1         ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x0020)) 
    351 #define IFXMIPS_GPIO_P1_ALTSEL1         ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x0050)) 
    352 #define IFXMIPS_GPIO_P0_OD              ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x0024)) 
    353 #define IFXMIPS_GPIO_P1_OD              ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x0054)) 
    354 #define IFXMIPS_GPIO_P0_STOFF           ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x0028)) 
    355 #define IFXMIPS_GPIO_P1_STOFF           ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x0058)) 
    356 #define IFXMIPS_GPIO_P0_PUDSEL          ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x002C)) 
    357 #define IFXMIPS_GPIO_P1_PUDSEL          ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x005C)) 
    358 #define IFXMIPS_GPIO_P0_PUDEN           ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x0030)) 
    359 #define IFXMIPS_GPIO_P1_PUDEN           ((u32*)(IFXMIPS_GPIO_BASE_ADDR + 0x0060)) 
     342#define IFXMIPS_GPIO_P0_OUT             ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x0010)) 
     343#define IFXMIPS_GPIO_P1_OUT             ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x0040)) 
     344#define IFXMIPS_GPIO_P0_IN              ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x0014)) 
     345#define IFXMIPS_GPIO_P1_IN              ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x0044)) 
     346#define IFXMIPS_GPIO_P0_DIR             ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x0018)) 
     347#define IFXMIPS_GPIO_P1_DIR             ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x0048)) 
     348#define IFXMIPS_GPIO_P0_ALTSEL0         ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x001C)) 
     349#define IFXMIPS_GPIO_P1_ALTSEL0         ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x004C)) 
     350#define IFXMIPS_GPIO_P0_ALTSEL1         ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x0020)) 
     351#define IFXMIPS_GPIO_P1_ALTSEL1         ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x0050)) 
     352#define IFXMIPS_GPIO_P0_OD              ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x0024)) 
     353#define IFXMIPS_GPIO_P1_OD              ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x0054)) 
     354#define IFXMIPS_GPIO_P0_STOFF           ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x0028)) 
     355#define IFXMIPS_GPIO_P1_STOFF           ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x0058)) 
     356#define IFXMIPS_GPIO_P0_PUDSEL          ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x002C)) 
     357#define IFXMIPS_GPIO_P1_PUDSEL          ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x005C)) 
     358#define IFXMIPS_GPIO_P0_PUDEN           ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x0030)) 
     359#define IFXMIPS_GPIO_P1_PUDEN           ((u32 *)(IFXMIPS_GPIO_BASE_ADDR + 0x0060)) 
    360360 
    361361 
     
    365365 
    366366 
    367 #define IFXMIPS_SSC_CLC                 ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0000)) 
    368 #define IFXMIPS_SSC_IRN                 ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x00F4)) 
    369 #define IFXMIPS_SSC_SFCON               ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0060)) 
    370 #define IFXMIPS_SSC_WHBGPOSTAT          ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0078)) 
    371 #define IFXMIPS_SSC_STATE               ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0014)) 
    372 #define IFXMIPS_SSC_WHBSTATE            ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0018)) 
    373 #define IFXMIPS_SSC_FSTAT               ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0038)) 
    374 #define IFXMIPS_SSC_ID                  ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0008)) 
    375 #define IFXMIPS_SSC_TB                  ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0020)) 
    376 #define IFXMIPS_SSC_RXFCON              ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0030)) 
    377 #define IFXMIPS_SSC_TXFCON              ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0034)) 
    378 #define IFXMIPS_SSC_CON                 ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0010)) 
    379 #define IFXMIPS_SSC_GPOSTAT             ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0074)) 
    380 #define IFXMIPS_SSC_RB                  ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0024)) 
    381 #define IFXMIPS_SSC_RXCNT               ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0084)) 
    382 #define IFXMIPS_SSC_GPOCON              ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0070)) 
    383 #define IFXMIPS_SSC_BR                  ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0040)) 
    384 #define IFXMIPS_SSC_RXREQ               ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0080)) 
    385 #define IFXMIPS_SSC_SFSTAT              ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0064)) 
    386 #define IFXMIPS_SSC_RXCNT               ((u32*)(IFXMIPS_SSC_BASE_ADDR + 0x0084)) 
     367#define IFXMIPS_SSC_CLC                 ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0000)) 
     368#define IFXMIPS_SSC_IRN                 ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x00F4)) 
     369#define IFXMIPS_SSC_SFCON               ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0060)) 
     370#define IFXMIPS_SSC_WHBGPOSTAT          ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0078)) 
     371#define IFXMIPS_SSC_STATE               ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0014)) 
     372#define IFXMIPS_SSC_WHBSTATE            ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0018)) 
     373#define IFXMIPS_SSC_FSTAT               ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0038)) 
     374#define IFXMIPS_SSC_ID                  ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0008)) 
     375#define IFXMIPS_SSC_TB                  ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0020)) 
     376#define IFXMIPS_SSC_RXFCON              ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0030)) 
     377#define IFXMIPS_SSC_TXFCON              ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0034)) 
     378#define IFXMIPS_SSC_CON                 ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0010)) 
     379#define IFXMIPS_SSC_GPOSTAT             ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0074)) 
     380#define IFXMIPS_SSC_RB                  ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0024)) 
     381#define IFXMIPS_SSC_RXCNT               ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0084)) 
     382#define IFXMIPS_SSC_GPOCON              ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0070)) 
     383#define IFXMIPS_SSC_BR                  ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0040)) 
     384#define IFXMIPS_SSC_RXREQ               ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0080)) 
     385#define IFXMIPS_SSC_SFSTAT              ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0064)) 
     386#define IFXMIPS_SSC_RXCNT               ((u32 *)(IFXMIPS_SSC_BASE_ADDR + 0x0084)) 
    387387 
    388388 
     
    391391#define IFXMIPS_MEI_BASE_ADDR           (KSEG1 + 0x1E116000) 
    392392 
    393 #define MEI_DATA_XFR                    ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0000)) 
    394 #define MEI_VERSION                     ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0004)) 
    395 #define MEI_ARC_GP_STAT                 ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0008)) 
    396 #define MEI_DATA_XFR_STAT               ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x000C)) 
    397 #define MEI_XFR_ADDR                    ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0010)) 
    398 #define MEI_MAX_WAIT                    ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0014)) 
    399 #define MEI_TO_ARC_INT                  ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0018)) 
    400 #define ARC_TO_MEI_INT                  ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x001C)) 
    401 #define ARC_TO_MEI_INT_MASK             ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0020)) 
    402 #define MEI_DEBUG_WAD                   ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0024)) 
    403 #define MEI_DEBUG_RAD                   ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0028)) 
    404 #define MEI_DEBUG_DATA                  ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x002C)) 
    405 #define MEI_DEBUG_DEC                   ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0030)) 
    406 #define MEI_CONFIG                      ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0034)) 
    407 #define MEI_RST_CONTROL                 ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0038)) 
    408 #define MEI_DBG_MASTER                  ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x003C)) 
    409 #define MEI_CLK_CONTROL                 ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0040)) 
    410 #define MEI_BIST_CONTROL                ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0044)) 
    411 #define MEI_BIST_STAT                   ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0048)) 
    412 #define MEI_XDATA_BASE_SH               ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x004c)) 
    413 #define MEI_XDATA_BASE                  ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0050)) 
    414 #define MEI_XMEM_BAR_BASE               ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0054)) 
    415 #define MEI_XMEM_BAR0                   ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0054)) 
    416 #define MEI_XMEM_BAR1                   ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0058)) 
    417 #define MEI_XMEM_BAR2                   ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x005C)) 
    418 #define MEI_XMEM_BAR3                   ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0060)) 
    419 #define MEI_XMEM_BAR4                   ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0064)) 
    420 #define MEI_XMEM_BAR5                   ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0068)) 
    421 #define MEI_XMEM_BAR6                   ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x006C)) 
    422 #define MEI_XMEM_BAR7                   ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0070)) 
    423 #define MEI_XMEM_BAR8                   ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0074)) 
    424 #define MEI_XMEM_BAR9                   ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0078)) 
    425 #define MEI_XMEM_BAR10                  ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x007C)) 
    426 #define MEI_XMEM_BAR11                  ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0080)) 
    427 #define MEI_XMEM_BAR12                  ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0084)) 
    428 #define MEI_XMEM_BAR13                  ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0088)) 
    429 #define MEI_XMEM_BAR14                  ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x008C)) 
    430 #define MEI_XMEM_BAR15                  ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0090)) 
    431 #define MEI_XMEM_BAR16                  ((u32*)(IFXMIPS_MEI_BASE_ADDR + 0x0094)) 
     393#define MEI_DATA_XFR                    ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0000)) 
     394#define MEI_VERSION                     ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0004)) 
     395#define MEI_ARC_GP_STAT                 ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0008)) 
     396#define MEI_DATA_XFR_STAT               ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x000C)) 
     397#define MEI_XFR_ADDR                    ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0010)) 
     398#define MEI_MAX_WAIT                    ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0014)) 
     399#define MEI_TO_ARC_INT                  ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0018)) 
     400#define ARC_TO_MEI_INT                  ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x001C)) 
     401#define ARC_TO_MEI_INT_MASK             ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0020)) 
     402#define MEI_DEBUG_WAD                   ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0024)) 
     403#define MEI_DEBUG_RAD                   ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0028)) 
     404#define MEI_DEBUG_DATA                  ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x002C)) 
     405#define MEI_DEBUG_DEC                   ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0030)) 
     406#define MEI_CONFIG                      ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0034)) 
     407#define MEI_RST_CONTROL                 ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0038)) 
     408#define MEI_DBG_MASTER                  ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x003C)) 
     409#define MEI_CLK_CONTROL                 ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0040)) 
     410#define MEI_BIST_CONTROL                ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0044)) 
     411#define MEI_BIST_STAT                   ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0048)) 
     412#define MEI_XDATA_BASE_SH               ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x004c)) 
     413#define MEI_XDATA_BASE                  ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0050)) 
     414#define MEI_XMEM_BAR_BASE               ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0054)) 
     415#define MEI_XMEM_BAR0                   ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0054)) 
     416#define MEI_XMEM_BAR1                   ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0058)) 
     417#define MEI_XMEM_BAR2                   ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x005C)) 
     418#define MEI_XMEM_BAR3                   ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0060)) 
     419#define MEI_XMEM_BAR4                   ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0064)) 
     420#define MEI_XMEM_BAR5                   ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0068)) 
     421#define MEI_XMEM_BAR6                   ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x006C)) 
     422#define MEI_XMEM_BAR7                   ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0070)) 
     423#define MEI_XMEM_BAR8                   ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0074)) 
     424#define MEI_XMEM_BAR9                   ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0078)) 
     425#define MEI_XMEM_BAR10                  ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x007C)) 
     426#define MEI_XMEM_BAR11                  ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0080)) 
     427#define MEI_XMEM_BAR12                  ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0084)) 
     428#define MEI_XMEM_BAR13                  ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0088)) 
     429#define MEI_XMEM_BAR14                  ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x008C)) 
     430#define MEI_XMEM_BAR15                  ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0090)) 
     431#define MEI_XMEM_BAR16                  ((u32 *)(IFXMIPS_MEI_BASE_ADDR + 0x0094)) 
    432432 
    433433 
     
    479479 
    480480#define IFXMIPS_MPS_BASE_ADDR           (KSEG1 + 0x1F107000) 
    481 #define IFXMIPS_MPS_SRAM                ((u32*)(KSEG1 + 0x1F200000)) 
    482  
    483 #define IFXMIPS_MPS_CHIPID              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0344)) 
    484 #define IFXMIPS_MPS_VC0ENR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0000)) 
    485 #define IFXMIPS_MPS_VC1ENR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0004)) 
    486 #define IFXMIPS_MPS_VC2ENR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0008)) 
    487 #define IFXMIPS_MPS_VC3ENR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x000C)) 
    488 #define IFXMIPS_MPS_RVC0SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0010)) 
    489 #define IFXMIPS_MPS_RVC1SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0014)) 
    490 #define IFXMIPS_MPS_RVC2SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0018)) 
    491 #define IFXMIPS_MPS_RVC3SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x001C)) 
    492 #define IFXMIPS_MPS_SVC0SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0020)) 
    493 #define IFXMIPS_MPS_SVC1SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0024)) 
    494 #define IFXMIPS_MPS_SVC2SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0028)) 
    495 #define IFXMIPS_MPS_SVC3SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x002C)) 
    496 #define IFXMIPS_MPS_CVC0SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0030)) 
    497 #define IFXMIPS_MPS_CVC1SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0034)) 
    498 #define IFXMIPS_MPS_CVC2SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0038)) 
    499 #define IFXMIPS_MPS_CVC3SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x003C)) 
    500 #define IFXMIPS_MPS_RAD0SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0040)) 
    501 #define IFXMIPS_MPS_RAD1SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0044)) 
    502 #define IFXMIPS_MPS_SAD0SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0048)) 
    503 #define IFXMIPS_MPS_SAD1SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x004C)) 
    504 #define IFXMIPS_MPS_CAD0SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0050)) 
    505 #define IFXMIPS_MPS_CAD1SR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0054)) 
    506 #define IFXMIPS_MPS_AD0ENR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x0058)) 
    507 #define IFXMIPS_MPS_AD1ENR              ((u32*)(IFXMIPS_MPS_BASE_ADDR + 0x005C)) 
     481#define IFXMIPS_MPS_SRAM                ((u32 *)(KSEG1 + 0x1F200000)) 
     482 
     483#define IFXMIPS_MPS_CHIPID              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0344)) 
     484#define IFXMIPS_MPS_VC0ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0000)) 
     485#define IFXMIPS_MPS_VC1ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0004)) 
     486#define IFXMIPS_MPS_VC2ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0008)) 
     487#define IFXMIPS_MPS_VC3ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x000C)) 
     488#define IFXMIPS_MPS_RVC0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0010)) 
     489#define IFXMIPS_MPS_RVC1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0014)) 
     490#define IFXMIPS_MPS_RVC2SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0018)) 
     491#define IFXMIPS_MPS_RVC3SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x001C)) 
     492#define IFXMIPS_MPS_SVC0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0020)) 
     493#define IFXMIPS_MPS_SVC1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0024)) 
     494#define IFXMIPS_MPS_SVC2SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0028)) 
     495#define IFXMIPS_MPS_SVC3SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x002C)) 
     496#define IFXMIPS_MPS_CVC0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0030)) 
     497#define IFXMIPS_MPS_CVC1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0034)) 
     498#define IFXMIPS_MPS_CVC2SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0038)) 
     499#define IFXMIPS_MPS_CVC3SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x003C)) 
     500#define IFXMIPS_MPS_RAD0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0040)) 
     501#define IFXMIPS_MPS_RAD1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0044)) 
     502#define IFXMIPS_MPS_SAD0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0048)) 
     503#define IFXMIPS_MPS_SAD1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x004C)) 
     504#define IFXMIPS_MPS_CAD0SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0050)) 
     505#define IFXMIPS_MPS_CAD1SR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0054)) 
     506#define IFXMIPS_MPS_AD0ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x0058)) 
     507#define IFXMIPS_MPS_AD1ENR              ((u32 *)(IFXMIPS_MPS_BASE_ADDR + 0x005C)) 
    508508 
    509509#define IFXMIPS_MPS_CHIPID_VERSION_GET(value)   (((value) >> 28) & ((1 << 4) - 1)) 
    510 #define IFXMIPS_MPS_CHIPID_VERSION_SET(value)   (((( 1 << 4) - 1) & (value)) << 28) 
     510#define IFXMIPS_MPS_CHIPID_VERSION_SET(value)   ((((1 << 4) - 1) & (value)) << 28) 
    511511#define IFXMIPS_MPS_CHIPID_PARTNUM_GET(value)   (((value) >> 12) & ((1 << 16) - 1)) 
    512 #define IFXMIPS_MPS_CHIPID_PARTNUM_SET(value)   (((( 1 << 16) - 1) & (value)) << 12) 
     512#define IFXMIPS_MPS_CHIPID_PARTNUM_SET(value)   ((((1 << 16) - 1) & (value)) << 12) 
    513513#define IFXMIPS_MPS_CHIPID_MANID_GET(value)     (((value) >> 1) & ((1 << 10) - 1)) 
    514 #define IFXMIPS_MPS_CHIPID_MANID_SET(value)     (((( 1 << 10) - 1) & (value)) << 1) 
     514#define IFXMIPS_MPS_CHIPID_MANID_SET(value)     ((((1 << 10) - 1) & (value)) << 1) 
    515515 
    516516#endif 
  • trunk/target/linux/ifxmips/files/include/asm-mips/ifxmips/ifxmips_dma.h

    r13660 r13665  
    1515 * 
    1616 *   Copyright (C) 2005 infineon 
    17  *   Copyright (C) 2007 John Crispin <blogic@openwrt.org>  
     17 *   Copyright (C) 2007 John Crispin <blogic@openwrt.org> 
    1818 * 
    1919 */ 
     
    5757#define IFXMIPS_DMA_TX                                  1 
    5858 
    59 typedef struct dma_chan_map { 
     59struct dma_chan_map { 
    6060        const char *dev_name; 
    6161        enum attr_t dir; 
     
    6363        int irq; 
    6464        int rel_chan_no; 
    65 } _dma_chan_map; 
     65}; 
    6666 
    6767#ifdef CONFIG_CPU_LITTLE_ENDIAN 
    68 typedef struct rx_desc{ 
     68struct rx_desc { 
    6969        u32 data_length:16; 
    7070        volatile u32 reserved:7; 
     
    7575        volatile u32 C:1; 
    7676        volatile u32 OWN:1; 
    77         volatile u32 Data_Pointer; 
    78         /* fix me:should be 28 bits here, 32 bits just for host simulation purpose */ 
    79 }_rx_desc; 
     77        volatile u32 Data_Pointer; /* fixme: should be 28 bits here */ 
     78}; 
    8079 
    81 typedef struct tx_desc{ 
     80struct tx_desc { 
    8281        volatile u32 data_length:16; 
    8382        volatile u32 reserved1:7; 
     
    8786        volatile u32 C:1; 
    8887        volatile u32 OWN:1; 
    89         volatile u32 Data_Pointer;/* fix me:should be 28 bits here */ 
    90 }_tx_desc; 
     88        volatile u32 Data_Pointer; /* fixme: should be 28 bits here */ 
     89}; 
    9190#else /* BIG */ 
    92 typedef struct rx_desc{ 
    93         union 
    94         { 
    95                 struct 
    96                 { 
     91struct rx_desc { 
     92        union { 
     93                struct { 
    9794                        volatile u32 OWN:1; 
    9895                        volatile u32 C:1; 
     
    103100                        volatile u32 reserve:7; 
    104101                        volatile u32 data_length:16; 
    105                 }field; 
     102                } field; 
    106103                volatile u32 word; 
    107         }status; 
     104        } status; 
    108105        volatile u32 Data_Pointer; 
    109 }_rx_desc; 
     106}; 
    110107 
    111 typedef struct tx_desc{ 
    112         union 
    113         { 
    114                 struct 
    115                 { 
     108struct tx_desc { 
     109        union { 
     110                struct { 
    116111                        volatile u32 OWN:1; 
    117112                        volatile u32 C:1; 
     
    121116                        volatile u32 reserved:7; 
    122117                        volatile u32 data_length:16; 
    123                 }field; 
     118                } field; 
    124119                volatile u32 word; 
    125         }status; 
     120        } status; 
    126121        volatile u32 Data_Pointer; 
    127 }_tx_desc; 
    128 #endif //ENDIAN 
     122}; 
     123#endif /* ENDIAN */ 
    129124 
    130 typedef struct dma_channel_info{ 
    131         /*relative channel number*/ 
     125struct dma_channel_info { 
     126        /* relative channel number */ 
    132127        int rel_chan_no; 
    133         /*class for this channel for QoS*/ 
     128        /* class for this channel for QoS */ 
    134129        int pri; 
    135         /*specify byte_offset*/ 
     130        /* specify byte_offset */ 
    136131        int byte_offset; 
    137         /*direction*/ 
     132        /* direction */ 
    138133        int dir; 
    139         /*irq number*/ 
     134        /* irq number */ 
    140135        int irq; 
    141         /*descriptor parameter*/ 
     136        /* descriptor parameter */ 
    142137        int desc_base; 
    143138        int desc_len; 
    144139        int curr_desc; 
    145         int prev_desc;/*only used if it is a tx channel*/ 
    146         /*weight setting for WFQ algorithm*/ 
     140        int prev_desc; /* only used if it is a tx channel*/ 
     141        /* weight setting for WFQ algorithm*/ 
    147142        int weight; 
    148143        int default_weight; 
    149144        int packet_size; 
    150145        int burst_len; 
    151         /*on or off of this channel*/ 
     146        /* on or off of this channel */ 
    152147        int control; 
    153         /**optional information for the upper layer devices*/ 
     148        /* optional information for the upper layer devices */ 
    154149#if defined(CONFIG_IFXMIPS_ETHERNET_D2) || defined(CONFIG_IFXMIPS_PPA) 
    155         void* opt[64]; 
     150        void *opt[64]; 
    156151#else 
    157         void* opt[25]; 
     152        void *opt[25]; 
    158153#endif 
    159         /*Pointer to the peripheral device who is using this channel*/ 
    160         void* dma_dev; 
    161         /*channel operations*/ 
    162         void (*open)(struct dma_channel_info* pCh); 
    163         void (*close)(struct dma_channel_info* pCh); 
    164         void (*reset)(struct dma_channel_info* pCh); 
    165         void (*enable_irq)(struct dma_channel_info* pCh); 
    166         void (*disable_irq)(struct dma_channel_info* pCh); 
    167 }_dma_channel_info; 
     154        /* Pointer to the peripheral device who is using this channel */ 
     155        void *dma_dev; 
     156        /* channel operations */ 
     157        void (*open)(struct dma_channel_info *pCh); 
     158        void (*close)(struct dma_channel_info *pCh); 
     159        void (*reset)(struct dma_channel_info *pCh); 
     160        void (*enable_irq)(struct dma_channel_info *pCh); 
     161        void (*disable_irq)(struct dma_channel_info *pCh); 
     162}; 
    168163 
    169 typedef struct dma_device_info{ 
    170         /*device name of this peripheral*/ 
    171         char device_name[15]; 
     164struct dma_device_info { 
     165        /* device name of this peripheral */ 
     166        const char *device_name; 
    172167        int reserved; 
    173168        int tx_burst_len; 
    174169        int rx_burst_len; 
    175170        int default_weight; 
    176         int  current_tx_chan; 
    177         int  current_rx_chan; 
    178         int  num_tx_chan; 
    179         int  num_rx_chan; 
    180         int  max_rx_chan_num; 
    181         int  max_tx_chan_num; 
    182         _dma_channel_info* tx_chan[20]; 
    183         _dma_channel_info* rx_chan[20]; 
     171        int current_tx_chan; 
     172        int current_rx_chan; 
     173        int num_tx_chan; 
     174        int num_rx_chan; 
     175        int max_rx_chan_num; 
     176        int max_tx_chan_num; 
     177        struct dma_channel_info *tx_chan[20]; 
     178        struct dma_channel_info *rx_chan[20]; 
    184179        /*functions, optional*/ 
    185         u8* (*buffer_alloc)(int len,int* offset, void** opt); 
    186         void (*buffer_free)(u8* dataptr, void* opt); 
    187         int (*intr_handler)(struct dma_device_info* info, int status); 
    188         void * priv;            /* used by peripheral driver only */ 
    189 }_dma_device_info; 
     180        u8 *(*buffer_alloc)(int len, int *offset, void **opt); 
     181        void (*buffer_free)(u8 *dataptr, void *opt); 
     182        int (*intr_handler)(struct dma_device_info *info, int status); 
     183        void *priv;             /* used by peripheral driver only */ 
     184}; 
    190185 
    191 _dma_device_info* dma_device_reserve(char* dev_name); 
     186struct dma_device_info *dma_device_reserve(char *dev_name); 
     187void dma_device_release(struct dma_device_info *dev); 
     188void dma_device_register(struct dma_device_info *info); 
     189void dma_device_unregister(struct dma_device_info *info); 
     190int dma_device_read(struct dma_device_info *info, u8 **dataptr, void **opt); 
     191int dma_device_write(struct dma_device_info *info, u8 *dataptr, int len, 
     192        void *opt); 
    192193 
    193 void dma_device_release(_dma_device_info* dev); 
    194  
    195 void dma_device_register(_dma_device_info* info); 
    196  
    197 void dma_device_unregister(_dma_device_info* info); 
    198  
    199 int dma_device_read(struct dma_device_info* info, u8** dataptr, void** opt); 
    200  
    201 int dma_device_write(struct dma_device_info* info, u8* dataptr, int len, void* opt); 
    202194#endif 
    203195 
  • trunk/target/linux/ifxmips/files/include/asm-mips/ifxmips/ifxmips_ebu.h

    r11597 r13665  
    1414 *   Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307, USA. 
    1515 * 
    16  *   Copyright (C) 2007 John Crispin <blogic@openwrt.org>  
     16 *   Copyright (C) 2007 John Crispin <blogic@openwrt.org> 
    1717 */ 
    1818#ifndef _IFXMIPS_EBU_H__ 
  • trunk/target/linux/ifxmips/files/include/asm-mips/ifxmips/ifxmips_gpio.h

    r11673 r13665  
    1313 *   along with this program; if not, write to the Free Software 
    1414 *   Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307, USA. 
    15  *   Copyright (C) 2007 John Crispin <blogic@openwrt.org>  
     15 *   Copyright (C) 2007 John Crispin <blogic@openwrt.org> 
    1616 */ 
    1717#ifndef _IFXMIPS_GPIO_H__ 
    1818#define _IFXMIPS_GPIO_H__ 
    1919 
    20 extern int ifxmips_port_reserve_pin (unsigned int port, unsigned int pin); 
    21 extern int ifxmips_port_free_pin (unsigned int port, unsigned int pin); 
    22 extern int ifxmips_port_set_open_drain (unsigned int port, unsigned int pin); 
    23 extern int ifxmips_port_clear_open_drain (unsigned int port, unsigned int pin); 
    24 extern int ifxmips_port_set_pudsel (unsigned int port, unsigned int pin); 
    25 extern int ifxmips_port_clear_pudsel (unsigned int port, unsigned int pin); 
    26 extern int ifxmips_port_set_puden (unsigned int port, unsigned int pin); 
    27 extern int ifxmips_port_clear_puden (unsigned int port, unsigned int pin); 
    28 extern int ifxmips_port_set_stoff (unsigned int port, unsigned int pin); 
    29 extern int ifxmips_port_clear_stoff (unsigned int port, unsigned int pin); 
    30 extern int ifxmips_port_set_dir_out (unsigned int port, unsigned int pin); 
    31 extern int ifxmips_port_set_dir_in (unsigned int port, unsigned int pin); 
    32 extern int ifxmips_port_set_output (unsigned int port, unsigned int pin); 
    33 extern int ifxmips_port_clear_output (unsigned int port, unsigned int pin); 
    34 extern int ifxmips_port_get_input (unsigned int port, unsigned int pin); 
    35 extern int ifxmips_port_set_altsel0 (unsigned int port, unsigned int pin); 
    36 extern int ifxmips_port_clear_altsel0 (unsigned int port, unsigned int pin); 
    37 extern int ifxmips_port_set_altsel1 (unsigned int port, unsigned int pin); 
    38 extern int ifxmips_port_clear_altsel1 (unsigned int port, unsigned int pin); 
     20extern int ifxmips_port_reserve_pin(unsigned int port, unsigned int pin); 
     21extern int ifxmips_port_free_pin(unsigned int port, unsigned int pin); 
     22extern int ifxmips_port_set_open_drain(unsigned int port, unsigned int pin); 
     23extern int ifxmips_port_clear_open_drain(unsigned int port, unsigned int pin); 
     24extern int ifxmips_port_set_pudsel(unsigned int port, unsigned int pin); 
     25extern int ifxmips_port_clear_pudsel(unsigned int port, unsigned int pin); 
     26extern int ifxmips_port_set_puden(unsigned int port, unsigned int pin); 
     27extern int ifxmips_port_clear_puden(unsigned int port, unsigned int pin); 
     28extern int ifxmips_port_set_stoff(unsigned int port, unsigned int pin); 
     29extern int ifxmips_port_clear_stoff(unsigned int port, unsigned int pin); 
     30extern int ifxmips_port_set_dir_out(unsigned int port, unsigned int pin); 
     31extern int ifxmips_port_set_dir_in(unsigned int port, unsigned int pin); 
     32extern int ifxmips_port_set_output(unsigned int port, unsigned int pin); 
     33extern int ifxmips_port_clear_output(unsigned int port, unsigned int pin); 
     34extern int ifxmips_port_get_input(unsigned int port, unsigned int pin); 
     35extern int ifxmips_port_set_altsel0(unsigned int port, unsigned int pin); 
     36extern int ifxmips_port_clear_altsel0(unsigned int port, unsigned int pin); 
     37extern int ifxmips_port_set_altsel1(unsigned int port, unsigned int pin); 
     38extern int ifxmips_port_clear_altsel1(unsigned int port, unsigned int pin); 
    3939 
    4040#endif 
  • trunk/target/linux/ifxmips/files/include/asm-mips/ifxmips/ifxmips_gptu.h

    r11558 r13665  
    142142typedef void (*timer_callback)(unsigned long arg); 
    143143 
     144xtern int ifxmips_request_timer(unsigned int, unsigned int, unsigned long, unsigned long, unsigned long); 
     145extern int ifxmips_free_timer(unsigned int); 
     146extern int ifxmips_start_timer(unsigned int, int); 
     147extern int ifxmips_stop_timer(unsigned int); 
     148extern int ifxmips_reset_counter_flags(u32 timer, u32 flags); 
     149extern int ifxmips_get_count_value(unsigned int, unsigned long *); 
     150extern u32 ifxmips_cal_divider(unsigned long); 
     151extern int ifxmips_set_timer(unsigned int, unsigned int, int, int, unsigned int, unsigned long, unsigned long); 
     152extern int ifxmips_set_counter(unsigned int timer, unsigned int flag, 
     153        u32 reload, unsigned long arg1, unsigned long arg2); 
    144154 
    145 #if defined(__KERNEL__) 
    146     extern int ifxmips_request_timer(unsigned int, unsigned int, unsigned long, unsigned long, unsigned long); 
    147     extern int ifxmips_free_timer(unsigned int); 
    148     extern int ifxmips_start_timer(unsigned int, int); 
    149     extern int ifxmips_stop_timer(unsigned int); 
    150     extern int ifxmips_reset_counter_flags(u32 timer, u32 flags); 
    151     extern int ifxmips_get_count_value(unsigned int, unsigned long *); 
    152  
    153     extern u32 cal_divider(unsigned long); 
    154  
    155     extern int set_timer(unsigned int, unsigned int, int, int, unsigned int, unsigned long, unsigned long); 
    156 extern int set_counter (unsigned int timer, unsigned int flag, u32 reload, unsigned long arg1, unsigned long arg2); 
    157 //    extern int set_counter(unsigned int, int, int, int, unsigned int, unsigned int, unsigned long, unsigned long); 
    158 #endif  //  defined(__KERNEL__) 
    159  
    160  
    161 #endif  //  __DANUBE_GPTU_DEV_H__2005_07_26__10_19__ 
     155#endif /* __DANUBE_GPTU_DEV_H__2005_07_26__10_19__ */ 
  • trunk/target/linux/ifxmips/files/include/asm-mips/ifxmips/ifxmips_led.h

    r11673 r13665  
    1414 *   Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307, USA. 
    1515 * 
    16  *   Copyright (C) 2007 John Crispin <blogic@openwrt.org>  
     16 *   Copyright (C) 2007 John Crispin <blogic@openwrt.org> 
    1717 */ 
    18 #ifndef _IFXMIPS_LED_H__  
     18#ifndef _IFXMIPS_LED_H__ 
    1919#define _IFXMIPS_LED_H__ 
    2020 
  • trunk/target/linux/ifxmips/files/include/asm-mips/ifxmips/ifxmips_pmu.h

    r11673 r13665  
    1414 *   Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307, USA. 
    1515 * 
    16  *   Copyright (C) 2007 John Crispin <blogic@openwrt.org>  
     16 *   Copyright (C) 2007 John Crispin <blogic@openwrt.org> 
    1717 */ 
    1818#ifndef _IFXMIPS_PMU_H__ 
    1919#define _IFXMIPS_PMU_H__ 
    2020 
    21 #define IFXMIPS_PMU_PWDCR_DMA    0x20 
    22 #define IFXMIPS_PMU_PWDCR_LED    0x800 
    23 #define IFXMIPS_PMU_PWDCR_GPT    0x1000 
    24 #define IFXMIPS_PMU_PWDCR_PPE    0x2000 
    25 #define IFXMIPS_PMU_PWDCR_FPI    0x4000 
     21#define IFXMIPS_PMU_PWDCR_DMA           0x20 
     22#define IFXMIPS_PMU_PWDCR_LED           0x800 
     23#define IFXMIPS_PMU_PWDCR_GPT           0x1000 
     24#define IFXMIPS_PMU_PWDCR_PPE           0x2000 
     25#define IFXMIPS_PMU_PWDCR_FPI           0x4000 
    2626 
    27 void ifxmips_pmu_enable (unsigned int module); 
    28 void ifxmips_pmu_disable (unsigned int module); 
     27void ifxmips_pmu_enable(unsigned int module); 
     28void ifxmips_pmu_disable(unsigned int module); 
    2929 
    3030#endif 
  • trunk/target/linux/ifxmips/files/include/asm-mips/ifxmips/ifxmips_prom.h

    r11673 r13665  
    1414 *   Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307, USA. 
    1515 * 
    16  *   Copyright (C) 2008 John Crispin <blogic@openwrt.org>  
     16 *   Copyright (C) 2008 John Crispin <blogic@openwrt.org> 
    1717 */ 
    1818#ifndef _IFXPROM_H__ 
    1919#define _IFXPROM_H__ 
    2020 
    21 extern void prom_printf(const char * fmt, ...); 
     21extern void prom_printf(const char *fmt, ...); 
    2222extern u32 *prom_get_cp1_base(void); 
    2323extern u32 prom_get_cp1_size(void); 
  • trunk/target/linux/ifxmips/files/include/asm-mips/mach-ifxmips/gpio.h

    r13660 r13665  
    11/* 
    2  *   include/asm-mips/mach-ifxmips/gpio.h  
     2 *   include/asm-mips/mach-ifxmips/gpio.h 
    33 * 
    44 *   This program is free software; you can redistribute it and/or modify 
     
    2626#include <asm/ifxmips/ifxmips_gpio.h> 
    2727 
    28 #define GPIO_TO_PORT(x) ((x > 15)?(1):(0)) 
    29 #define GPIO_TO_GPIO(x) ((x > 15)?(x-16):(x)) 
     28#define GPIO_TO_PORT(x) ((x > 15) ? (1) : (0)) 
     29#define GPIO_TO_GPIO(x) ((x > 15) ? (x-16) : (x)) 
    3030 
    31 static inline int gpio_direction_input(unsigned gpio) { 
     31static inline int gpio_direction_input(unsigned gpio) 
     32{ 
    3233        ifxmips_port_set_open_drain(GPIO_TO_PORT(gpio), GPIO_TO_GPIO(gpio)); 
    3334        ifxmips_port_clear_altsel0(GPIO_TO_PORT(gpio), GPIO_TO_GPIO(gpio)); 
     
    3738} 
    3839 
    39 static inline int gpio_direction_output(unsigned gpio, int value) { 
     40static inline int gpio_direction_output(unsigned gpio, int value) 
     41{ 
    4042        ifxmips_port_clear_open_drain(GPIO_TO_PORT(gpio), GPIO_TO_GPIO(gpio)); 
    4143        ifxmips_port_clear_altsel0(GPIO_TO_PORT(gpio), GPIO_TO_GPIO(gpio)); 
     
    4547} 
    4648 
    47 static inline int gpio_get_value(unsigned gpio) { 
     49static inline int gpio_get_value(unsigned gpio) 
     50{ 
    4851        ifxmips_port_get_input(GPIO_TO_PORT(gpio), GPIO_TO_GPIO(gpio)); 
    4952        return 0; 
    5053} 
    5154 
    52 static inline void gpio_set_value(unsigned gpio, int value) { 
    53         if(value) 
     55static inline void gpio_set_value(unsigned gpio, int value) 
     56{ 
     57        if (value) 
    5458                ifxmips_port_set_output(GPIO_TO_PORT(gpio), GPIO_TO_GPIO(gpio)); 
    5559        else 
    56                 ifxmips_port_clear_output(GPIO_TO_PORT(gpio), GPIO_TO_GPIO(gpio)); 
     60                ifxmips_port_clear_output(GPIO_TO_PORT(gpio), 
     61                        GPIO_TO_GPIO(gpio)); 
    5762} 
    5863 
    59 static inline int gpio_request(unsigned gpio, const char *label) { 
     64static inline int gpio_request(unsigned gpio, const char *label) 
     65{ 
    6066        return 0; 
    6167} 
    6268 
    63 static inline void gpio_free(unsigned gpio) { 
     69static inline void gpio_free(unsigned gpio) 
     70{ 
    6471} 
    6572 
    66 static inline int gpio_to_irq(unsigned gpio) { 
     73static inline int gpio_to_irq(unsigned gpio) 
     74{ 
    6775        return 0; 
    6876} 
    6977 
    70 static inline int irq_to_gpio(unsigned irq) { 
     78static inline int irq_to_gpio(unsigned irq) 
     79{ 
    7180        return 0; 
    7281} 
    7382 
    74 static inline int gpio_cansleep(unsigned gpio) { 
     83static inline int gpio_cansleep(unsigned gpio) 
     84{ 
    7585        return 0; 
    7686} 
    7787 
    78 static inline int gpio_get_value_cansleep(unsigned gpio) { 
     88static inline int gpio_get_value_cansleep(unsigned gpio) 
     89{ 
    7990        might_sleep(); 
    80         return gpio_get_value(gpio); 
     91        return gpio_get_value(gpio); 
    8192} 
    8293 
    83 static inline void gpio_set_value_cansleep(unsigned gpio, int value) { 
     94static inline void gpio_set_value_cansleep(unsigned gpio, int value) 
     95{ 
    8496        might_sleep(); 
    8597        gpio_set_value(gpio, value); 
  • trunk/target/linux/ifxmips/files/include/asm-mips/mach-ifxmips/irq.h

    r11578 r13665  
    11/* 
    2  *   include/asm-mips/mach-ifxmips/irq.h  
     2 *   include/asm-mips/mach-ifxmips/irq.h 
    33 * 
    44 *   This program is free software; you can redistribute it and/or modify 
     
    1616 *   Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307, USA. 
    1717 * 
    18  *   Copyright (C) 2007 John Crispin <blogic@openwrt.org>  
     18 *   Copyright (C) 2007 John Crispin <blogic@openwrt.org> 
    1919 * 
    2020 */ 
     
    2323#define __IFXMIPS_IRQ_H 
    2424 
    25 #define NR_IRQS    256 
     25#define NR_IRQS 256 
    2626#include_next <irq.h> 
    2727 
    2828#endif 
    29  
Note: See TracChangeset for help on using the changeset viewer.