Changeset 14374


Ignore:
Timestamp:
2009-02-02T21:04:22+01:00 (8 years ago)
Author:
mb
Message:

bcm47xx: Rename all SSB_PLLRES_ to SSB_PMURES_

File:
1 edited

Legend:

Unmodified
Added
Removed
  • trunk/target/linux/brcm47xx/patches-2.6.28/810-ssb-add-pmu-support.patch

    r14373 r14374  
    1414=================================================================== 
    1515--- /dev/null   1970-01-01 00:00:00.000000000 +0000 
    16 +++ linux-2.6.28.2/drivers/ssb/driver_chipcommon_pmu.c  2009-02-02 20:57:13.000000000 +0100 
     16+++ linux-2.6.28.2/drivers/ssb/driver_chipcommon_pmu.c  2009-02-02 20:59:48.000000000 +0100 
    1717@@ -0,0 +1,481 @@ 
    1818+/* 
     
    120120+       case 0x4328: 
    121121+               chipco_mask32(cc, SSB_CHIPCO_PMU_MINRES_MSK, 
    122 +                             ~(1 << SSB_PLLRES_4328_BB_PLL_PU)); 
     122+                             ~(1 << SSB_PMURES_4328_BB_PLL_PU)); 
    123123+               chipco_mask32(cc, SSB_CHIPCO_PMU_MAXRES_MSK, 
    124 +                             ~(1 << SSB_PLLRES_4328_BB_PLL_PU)); 
     124+                             ~(1 << SSB_PMURES_4328_BB_PLL_PU)); 
    125125+               break; 
    126126+       case 0x5354: 
    127127+               chipco_mask32(cc, SSB_CHIPCO_PMU_MINRES_MSK, 
    128 +                             ~(1 << SSB_PLLRES_5354_BB_PLL_PU)); 
     128+                             ~(1 << SSB_PMURES_5354_BB_PLL_PU)); 
    129129+               chipco_mask32(cc, SSB_CHIPCO_PMU_MAXRES_MSK, 
    130 +                             ~(1 << SSB_PLLRES_5354_BB_PLL_PU)); 
     130+                             ~(1 << SSB_PMURES_5354_BB_PLL_PU)); 
    131131+               break; 
    132132+       default: 
     
    261261+       case 0x4325: 
    262262+               chipco_mask32(cc, SSB_CHIPCO_PMU_MINRES_MSK, 
    263 +                             ~((1 << SSB_PLLRES_4325_BBPLL_PWRSW_PU) | 
    264 +                               (1 << SSB_PLLRES_4325_HT_AVAIL))); 
     263+                             ~((1 << SSB_PMURES_4325_BBPLL_PWRSW_PU) | 
     264+                               (1 << SSB_PMURES_4325_HT_AVAIL))); 
    265265+               chipco_mask32(cc, SSB_CHIPCO_PMU_MAXRES_MSK, 
    266 +                             ~((1 << SSB_PLLRES_4325_BBPLL_PWRSW_PU) | 
    267 +                               (1 << SSB_PLLRES_4325_HT_AVAIL))); 
     266+                             ~((1 << SSB_PMURES_4325_BBPLL_PWRSW_PU) | 
     267+                               (1 << SSB_PMURES_4325_HT_AVAIL))); 
    268268+               /* Adjust the BBPLL to 2 on all channels later. */ 
    269269+               buffer_strength = 0x222222; 
     
    333333+ 
    334334+static const struct pmu_res_updown_tab_entry pmu_res_updown_tab_4328a0[] = { 
    335 +       { .resource = SSB_PLLRES_4328_EXT_SWITCHER_PWM,         .updown = 0x0101, }, 
    336 +       { .resource = SSB_PLLRES_4328_BB_SWITCHER_PWM,          .updown = 0x1F01, }, 
    337 +       { .resource = SSB_PLLRES_4328_BB_SWITCHER_BURST,        .updown = 0x010F, }, 
    338 +       { .resource = SSB_PLLRES_4328_BB_EXT_SWITCHER_BURST,    .updown = 0x0101, }, 
    339 +       { .resource = SSB_PLLRES_4328_ILP_REQUEST,              .updown = 0x0202, }, 
    340 +       { .resource = SSB_PLLRES_4328_RADIO_SWITCHER_PWM,       .updown = 0x0F01, }, 
    341 +       { .resource = SSB_PLLRES_4328_RADIO_SWITCHER_BURST,     .updown = 0x0F01, }, 
    342 +       { .resource = SSB_PLLRES_4328_ROM_SWITCH,               .updown = 0x0101, }, 
    343 +       { .resource = SSB_PLLRES_4328_PA_REF_LDO,               .updown = 0x0F01, }, 
    344 +       { .resource = SSB_PLLRES_4328_RADIO_LDO,                .updown = 0x0F01, }, 
    345 +       { .resource = SSB_PLLRES_4328_AFE_LDO,                  .updown = 0x0F01, }, 
    346 +       { .resource = SSB_PLLRES_4328_PLL_LDO,                  .updown = 0x0F01, }, 
    347 +       { .resource = SSB_PLLRES_4328_BG_FILTBYP,               .updown = 0x0101, }, 
    348 +       { .resource = SSB_PLLRES_4328_TX_FILTBYP,               .updown = 0x0101, }, 
    349 +       { .resource = SSB_PLLRES_4328_RX_FILTBYP,               .updown = 0x0101, }, 
    350 +       { .resource = SSB_PLLRES_4328_XTAL_PU,                  .updown = 0x0101, }, 
    351 +       { .resource = SSB_PLLRES_4328_XTAL_EN,                  .updown = 0xA001, }, 
    352 +       { .resource = SSB_PLLRES_4328_BB_PLL_FILTBYP,           .updown = 0x0101, }, 
    353 +       { .resource = SSB_PLLRES_4328_RF_PLL_FILTBYP,           .updown = 0x0101, }, 
    354 +       { .resource = SSB_PLLRES_4328_BB_PLL_PU,                .updown = 0x0701, }, 
     335+       { .resource = SSB_PMURES_4328_EXT_SWITCHER_PWM,         .updown = 0x0101, }, 
     336+       { .resource = SSB_PMURES_4328_BB_SWITCHER_PWM,          .updown = 0x1F01, }, 
     337+       { .resource = SSB_PMURES_4328_BB_SWITCHER_BURST,        .updown = 0x010F, }, 
     338+       { .resource = SSB_PMURES_4328_BB_EXT_SWITCHER_BURST,    .updown = 0x0101, }, 
     339+       { .resource = SSB_PMURES_4328_ILP_REQUEST,              .updown = 0x0202, }, 
     340+       { .resource = SSB_PMURES_4328_RADIO_SWITCHER_PWM,       .updown = 0x0F01, }, 
     341+       { .resource = SSB_PMURES_4328_RADIO_SWITCHER_BURST,     .updown = 0x0F01, }, 
     342+       { .resource = SSB_PMURES_4328_ROM_SWITCH,               .updown = 0x0101, }, 
     343+       { .resource = SSB_PMURES_4328_PA_REF_LDO,               .updown = 0x0F01, }, 
     344+       { .resource = SSB_PMURES_4328_RADIO_LDO,                .updown = 0x0F01, }, 
     345+       { .resource = SSB_PMURES_4328_AFE_LDO,                  .updown = 0x0F01, }, 
     346+       { .resource = SSB_PMURES_4328_PLL_LDO,                  .updown = 0x0F01, }, 
     347+       { .resource = SSB_PMURES_4328_BG_FILTBYP,               .updown = 0x0101, }, 
     348+       { .resource = SSB_PMURES_4328_TX_FILTBYP,               .updown = 0x0101, }, 
     349+       { .resource = SSB_PMURES_4328_RX_FILTBYP,               .updown = 0x0101, }, 
     350+       { .resource = SSB_PMURES_4328_XTAL_PU,                  .updown = 0x0101, }, 
     351+       { .resource = SSB_PMURES_4328_XTAL_EN,                  .updown = 0xA001, }, 
     352+       { .resource = SSB_PMURES_4328_BB_PLL_FILTBYP,           .updown = 0x0101, }, 
     353+       { .resource = SSB_PMURES_4328_RF_PLL_FILTBYP,           .updown = 0x0101, }, 
     354+       { .resource = SSB_PMURES_4328_BB_PLL_PU,                .updown = 0x0701, }, 
    355355+}; 
    356356+ 
     
    358358+       { 
    359359+               /* Adjust ILP Request to avoid forcing EXT/BB into burst mode. */ 
    360 +               .resource = SSB_PLLRES_4328_ILP_REQUEST, 
     360+               .resource = SSB_PMURES_4328_ILP_REQUEST, 
    361361+               .task = PMU_RES_DEP_SET, 
    362 +               .depend = ((1 << SSB_PLLRES_4328_EXT_SWITCHER_PWM) | 
    363 +                          (1 << SSB_PLLRES_4328_BB_SWITCHER_PWM)), 
     362+               .depend = ((1 << SSB_PMURES_4328_EXT_SWITCHER_PWM) | 
     363+                          (1 << SSB_PMURES_4328_BB_SWITCHER_PWM)), 
    364364+       }, 
    365365+}; 
    366366+ 
    367367+static const struct pmu_res_updown_tab_entry pmu_res_updown_tab_4325a0[] = { 
    368 +       { .resource = SSB_PLLRES_4325_XTAL_PU,                  .updown = 0x1501, }, 
     368+       { .resource = SSB_PMURES_4325_XTAL_PU,                  .updown = 0x1501, }, 
    369369+}; 
    370370+ 
     
    372372+       { 
    373373+               /* Adjust HT-Available dependencies. */ 
    374 +               .resource = SSB_PLLRES_4325_HT_AVAIL, 
     374+               .resource = SSB_PMURES_4325_HT_AVAIL, 
    375375+               .task = PMU_RES_DEP_ADD, 
    376 +               .depend = ((1 << SSB_PLLRES_4325_RX_PWRSW_PU) | 
    377 +                          (1 << SSB_PLLRES_4325_TX_PWRSW_PU) | 
    378 +                          (1 << SSB_PLLRES_4325_LOGEN_PWRSW_PU) | 
    379 +                          (1 << SSB_PLLRES_4325_AFE_PWRSW_PU)), 
     376+               .depend = ((1 << SSB_PMURES_4325_RX_PWRSW_PU) | 
     377+                          (1 << SSB_PMURES_4325_TX_PWRSW_PU) | 
     378+                          (1 << SSB_PMURES_4325_LOGEN_PWRSW_PU) | 
     379+                          (1 << SSB_PMURES_4325_AFE_PWRSW_PU)), 
    380380+       }, 
    381381+}; 
     
    400400+       case 0x4325: 
    401401+               /* Power OTP down later. */ 
    402 +               min_msk = (1 << SSB_PLLRES_4325_CBUCK_BURST) | 
    403 +                         (1 << SSB_PLLRES_4325_LNLDO2_PU); 
     402+               min_msk = (1 << SSB_PMURES_4325_CBUCK_BURST) | 
     403+                         (1 << SSB_PMURES_4325_LNLDO2_PU); 
    404404+               if (chipco_read32(cc, SSB_CHIPCO_CHIPSTAT) & 
    405405+                   SSB_CHIPCO_CHST_4325_PMUTOP_2B) 
    406 +                       min_msk |= (1 << SSB_PLLRES_4325_CLDO_CBUCK_BURST); 
     406+                       min_msk |= (1 << SSB_PMURES_4325_CLDO_CBUCK_BURST); 
    407407+               /* The PLL may turn on, if it decides so. */ 
    408408+               max_msk = 0xFFFFF; 
     
    413413+               break; 
    414414+       case 0x4328: 
    415 +               min_msk = (1 << SSB_PLLRES_4328_EXT_SWITCHER_PWM) | 
    416 +                         (1 << SSB_PLLRES_4328_BB_SWITCHER_PWM) | 
    417 +                         (1 << SSB_PLLRES_4328_XTAL_EN); 
     415+               min_msk = (1 << SSB_PMURES_4328_EXT_SWITCHER_PWM) | 
     416+                         (1 << SSB_PMURES_4328_BB_SWITCHER_PWM) | 
     417+                         (1 << SSB_PMURES_4328_XTAL_EN); 
    418418+               /* The PLL may turn on, if it decides so. */ 
    419419+               max_msk = 0xFFFFF; 
     
    532532=================================================================== 
    533533--- linux-2.6.28.2.orig/include/linux/ssb/ssb_driver_chipcommon.h       2009-02-01 13:22:59.000000000 +0100 
    534 +++ linux-2.6.28.2/include/linux/ssb/ssb_driver_chipcommon.h    2009-02-01 21:09:37.000000000 +0100 
     534+++ linux-2.6.28.2/include/linux/ssb/ssb_driver_chipcommon.h    2009-02-02 21:00:08.000000000 +0100 
    535535@@ -181,6 +181,16 @@ 
    536536 #define SSB_CHIPCO_PROG_WAITCNT                0x0124 
     
    621621+ 
    622622+/* BCM4312 PLL resource numbers. */ 
    623 +#define SSB_PLLRES_4312_SWITCHER_BURST         0 
    624 +#define SSB_PLLRES_4312_SWITCHER_PWM           1 
    625 +#define SSB_PLLRES_4312_PA_REF_LDO             2 
    626 +#define SSB_PLLRES_4312_CORE_LDO_BURST         3 
    627 +#define SSB_PLLRES_4312_CORE_LDO_PWM           4 
    628 +#define SSB_PLLRES_4312_RADIO_LDO              5 
    629 +#define SSB_PLLRES_4312_ILP_REQUEST            6 
    630 +#define SSB_PLLRES_4312_BG_FILTBYP             7 
    631 +#define SSB_PLLRES_4312_TX_FILTBYP             8 
    632 +#define SSB_PLLRES_4312_RX_FILTBYP             9 
    633 +#define SSB_PLLRES_4312_XTAL_PU                        10 
    634 +#define SSB_PLLRES_4312_ALP_AVAIL              11 
    635 +#define SSB_PLLRES_4312_BB_PLL_FILTBYP         12 
    636 +#define SSB_PLLRES_4312_RF_PLL_FILTBYP         13 
    637 +#define SSB_PLLRES_4312_HT_AVAIL               14 
     623+#define SSB_PMURES_4312_SWITCHER_BURST         0 
     624+#define SSB_PMURES_4312_SWITCHER_PWM           1 
     625+#define SSB_PMURES_4312_PA_REF_LDO             2 
     626+#define SSB_PMURES_4312_CORE_LDO_BURST         3 
     627+#define SSB_PMURES_4312_CORE_LDO_PWM           4 
     628+#define SSB_PMURES_4312_RADIO_LDO              5 
     629+#define SSB_PMURES_4312_ILP_REQUEST            6 
     630+#define SSB_PMURES_4312_BG_FILTBYP             7 
     631+#define SSB_PMURES_4312_TX_FILTBYP             8 
     632+#define SSB_PMURES_4312_RX_FILTBYP             9 
     633+#define SSB_PMURES_4312_XTAL_PU                        10 
     634+#define SSB_PMURES_4312_ALP_AVAIL              11 
     635+#define SSB_PMURES_4312_BB_PLL_FILTBYP         12 
     636+#define SSB_PMURES_4312_RF_PLL_FILTBYP         13 
     637+#define SSB_PMURES_4312_HT_AVAIL               14 
    638638+ 
    639639+/* BCM4325 PLL resource numbers. */ 
    640 +#define SSB_PLLRES_4325_BUCK_BOOST_BURST       0 
    641 +#define SSB_PLLRES_4325_CBUCK_BURST            1 
    642 +#define SSB_PLLRES_4325_CBUCK_PWM              2 
    643 +#define SSB_PLLRES_4325_CLDO_CBUCK_BURST       3 
    644 +#define SSB_PLLRES_4325_CLDO_CBUCK_PWM         4 
    645 +#define SSB_PLLRES_4325_BUCK_BOOST_PWM         5 
    646 +#define SSB_PLLRES_4325_ILP_REQUEST            6 
    647 +#define SSB_PLLRES_4325_ABUCK_BURST            7 
    648 +#define SSB_PLLRES_4325_ABUCK_PWM              8 
    649 +#define SSB_PLLRES_4325_LNLDO1_PU              9 
    650 +#define SSB_PLLRES_4325_LNLDO2_PU              10 
    651 +#define SSB_PLLRES_4325_LNLDO3_PU              11 
    652 +#define SSB_PLLRES_4325_LNLDO4_PU              12 
    653 +#define SSB_PLLRES_4325_XTAL_PU                        13 
    654 +#define SSB_PLLRES_4325_ALP_AVAIL              14 
    655 +#define SSB_PLLRES_4325_RX_PWRSW_PU            15 
    656 +#define SSB_PLLRES_4325_TX_PWRSW_PU            16 
    657 +#define SSB_PLLRES_4325_RFPLL_PWRSW_PU         17 
    658 +#define SSB_PLLRES_4325_LOGEN_PWRSW_PU         18 
    659 +#define SSB_PLLRES_4325_AFE_PWRSW_PU           19 
    660 +#define SSB_PLLRES_4325_BBPLL_PWRSW_PU         20 
    661 +#define SSB_PLLRES_4325_HT_AVAIL               21 
     640+#define SSB_PMURES_4325_BUCK_BOOST_BURST       0 
     641+#define SSB_PMURES_4325_CBUCK_BURST            1 
     642+#define SSB_PMURES_4325_CBUCK_PWM              2 
     643+#define SSB_PMURES_4325_CLDO_CBUCK_BURST       3 
     644+#define SSB_PMURES_4325_CLDO_CBUCK_PWM         4 
     645+#define SSB_PMURES_4325_BUCK_BOOST_PWM         5 
     646+#define SSB_PMURES_4325_ILP_REQUEST            6 
     647+#define SSB_PMURES_4325_ABUCK_BURST            7 
     648+#define SSB_PMURES_4325_ABUCK_PWM              8 
     649+#define SSB_PMURES_4325_LNLDO1_PU              9 
     650+#define SSB_PMURES_4325_LNLDO2_PU              10 
     651+#define SSB_PMURES_4325_LNLDO3_PU              11 
     652+#define SSB_PMURES_4325_LNLDO4_PU              12 
     653+#define SSB_PMURES_4325_XTAL_PU                        13 
     654+#define SSB_PMURES_4325_ALP_AVAIL              14 
     655+#define SSB_PMURES_4325_RX_PWRSW_PU            15 
     656+#define SSB_PMURES_4325_TX_PWRSW_PU            16 
     657+#define SSB_PMURES_4325_RFPLL_PWRSW_PU         17 
     658+#define SSB_PMURES_4325_LOGEN_PWRSW_PU         18 
     659+#define SSB_PMURES_4325_AFE_PWRSW_PU           19 
     660+#define SSB_PMURES_4325_BBPLL_PWRSW_PU         20 
     661+#define SSB_PMURES_4325_HT_AVAIL               21 
    662662+ 
    663663+/* BCM4328 PLL resource numbers. */ 
    664 +#define SSB_PLLRES_4328_EXT_SWITCHER_PWM       0 
    665 +#define SSB_PLLRES_4328_BB_SWITCHER_PWM                1 
    666 +#define SSB_PLLRES_4328_BB_SWITCHER_BURST      2 
    667 +#define SSB_PLLRES_4328_BB_EXT_SWITCHER_BURST  3 
    668 +#define SSB_PLLRES_4328_ILP_REQUEST            4 
    669 +#define SSB_PLLRES_4328_RADIO_SWITCHER_PWM     5 
    670 +#define SSB_PLLRES_4328_RADIO_SWITCHER_BURST   6 
    671 +#define SSB_PLLRES_4328_ROM_SWITCH             7 
    672 +#define SSB_PLLRES_4328_PA_REF_LDO             8 
    673 +#define SSB_PLLRES_4328_RADIO_LDO              9 
    674 +#define SSB_PLLRES_4328_AFE_LDO                        10 
    675 +#define SSB_PLLRES_4328_PLL_LDO                        11 
    676 +#define SSB_PLLRES_4328_BG_FILTBYP             12 
    677 +#define SSB_PLLRES_4328_TX_FILTBYP             13 
    678 +#define SSB_PLLRES_4328_RX_FILTBYP             14 
    679 +#define SSB_PLLRES_4328_XTAL_PU                        15 
    680 +#define SSB_PLLRES_4328_XTAL_EN                        16 
    681 +#define SSB_PLLRES_4328_BB_PLL_FILTBYP         17 
    682 +#define SSB_PLLRES_4328_RF_PLL_FILTBYP         18 
    683 +#define SSB_PLLRES_4328_BB_PLL_PU              19 
     664+#define SSB_PMURES_4328_EXT_SWITCHER_PWM       0 
     665+#define SSB_PMURES_4328_BB_SWITCHER_PWM                1 
     666+#define SSB_PMURES_4328_BB_SWITCHER_BURST      2 
     667+#define SSB_PMURES_4328_BB_EXT_SWITCHER_BURST  3 
     668+#define SSB_PMURES_4328_ILP_REQUEST            4 
     669+#define SSB_PMURES_4328_RADIO_SWITCHER_PWM     5 
     670+#define SSB_PMURES_4328_RADIO_SWITCHER_BURST   6 
     671+#define SSB_PMURES_4328_ROM_SWITCH             7 
     672+#define SSB_PMURES_4328_PA_REF_LDO             8 
     673+#define SSB_PMURES_4328_RADIO_LDO              9 
     674+#define SSB_PMURES_4328_AFE_LDO                        10 
     675+#define SSB_PMURES_4328_PLL_LDO                        11 
     676+#define SSB_PMURES_4328_BG_FILTBYP             12 
     677+#define SSB_PMURES_4328_TX_FILTBYP             13 
     678+#define SSB_PMURES_4328_RX_FILTBYP             14 
     679+#define SSB_PMURES_4328_XTAL_PU                        15 
     680+#define SSB_PMURES_4328_XTAL_EN                        16 
     681+#define SSB_PMURES_4328_BB_PLL_FILTBYP         17 
     682+#define SSB_PMURES_4328_RF_PLL_FILTBYP         18 
     683+#define SSB_PMURES_4328_BB_PLL_PU              19 
    684684+ 
    685685+/* BCM5354 PLL resource numbers. */ 
    686 +#define SSB_PLLRES_5354_EXT_SWITCHER_PWM       0 
    687 +#define SSB_PLLRES_5354_BB_SWITCHER_PWM                1 
    688 +#define SSB_PLLRES_5354_BB_SWITCHER_BURST      2 
    689 +#define SSB_PLLRES_5354_BB_EXT_SWITCHER_BURST  3 
    690 +#define SSB_PLLRES_5354_ILP_REQUEST            4 
    691 +#define SSB_PLLRES_5354_RADIO_SWITCHER_PWM     5 
    692 +#define SSB_PLLRES_5354_RADIO_SWITCHER_BURST   6 
    693 +#define SSB_PLLRES_5354_ROM_SWITCH             7 
    694 +#define SSB_PLLRES_5354_PA_REF_LDO             8 
    695 +#define SSB_PLLRES_5354_RADIO_LDO              9 
    696 +#define SSB_PLLRES_5354_AFE_LDO                        10 
    697 +#define SSB_PLLRES_5354_PLL_LDO                        11 
    698 +#define SSB_PLLRES_5354_BG_FILTBYP             12 
    699 +#define SSB_PLLRES_5354_TX_FILTBYP             13 
    700 +#define SSB_PLLRES_5354_RX_FILTBYP             14 
    701 +#define SSB_PLLRES_5354_XTAL_PU                        15 
    702 +#define SSB_PLLRES_5354_XTAL_EN                        16 
    703 +#define SSB_PLLRES_5354_BB_PLL_FILTBYP         17 
    704 +#define SSB_PLLRES_5354_RF_PLL_FILTBYP         18 
    705 +#define SSB_PLLRES_5354_BB_PLL_PU              19 
     686+#define SSB_PMURES_5354_EXT_SWITCHER_PWM       0 
     687+#define SSB_PMURES_5354_BB_SWITCHER_PWM                1 
     688+#define SSB_PMURES_5354_BB_SWITCHER_BURST      2 
     689+#define SSB_PMURES_5354_BB_EXT_SWITCHER_BURST  3 
     690+#define SSB_PMURES_5354_ILP_REQUEST            4 
     691+#define SSB_PMURES_5354_RADIO_SWITCHER_PWM     5 
     692+#define SSB_PMURES_5354_RADIO_SWITCHER_BURST   6 
     693+#define SSB_PMURES_5354_ROM_SWITCH             7 
     694+#define SSB_PMURES_5354_PA_REF_LDO             8 
     695+#define SSB_PMURES_5354_RADIO_LDO              9 
     696+#define SSB_PMURES_5354_AFE_LDO                        10 
     697+#define SSB_PMURES_5354_PLL_LDO                        11 
     698+#define SSB_PMURES_5354_BG_FILTBYP             12 
     699+#define SSB_PMURES_5354_TX_FILTBYP             13 
     700+#define SSB_PMURES_5354_RX_FILTBYP             14 
     701+#define SSB_PMURES_5354_XTAL_PU                        15 
     702+#define SSB_PMURES_5354_XTAL_EN                        16 
     703+#define SSB_PMURES_5354_BB_PLL_FILTBYP         17 
     704+#define SSB_PMURES_5354_RF_PLL_FILTBYP         18 
     705+#define SSB_PMURES_5354_BB_PLL_PU              19 
    706706+ 
    707707+ 
Note: See TracChangeset for help on using the changeset viewer.