Ignore:
Timestamp:
2011-06-01T00:53:37+02:00 (5 years ago)
Author:
juhosg
Message:

ar71xx: add ethernet initialization for the AR933X SoCs

File:
1 edited

Legend:

Unmodified
Added
Removed
  • trunk/target/linux/ar71xx/files/arch/mips/ar71xx/devices.c

    r27058 r27063  
    156156                               AR71XX_ETH0_PLL_SHIFT); 
    157157                break; 
     158        case AR71XX_SOC_AR9330: 
     159        case AR71XX_SOC_AR9331: 
     160                ar71xx_mdio_data.is_ar7240 = 1; 
     161                ar71xx_mdio_resources[0].start = AR71XX_GE1_BASE; 
     162                ar71xx_mdio_resources[0].end = AR71XX_GE1_BASE + 0x200 - 1; 
     163                break; 
    158164        default: 
    159165                break; 
     
    251257} 
    252258 
     259static void ar933x_set_pll_ge0(int speed) 
     260{ 
     261        /* TODO */ 
     262} 
     263 
     264static void ar933x_set_pll_ge1(int speed) 
     265{ 
     266        /* TODO */ 
     267} 
     268 
    253269static void ar71xx_ddr_flush_ge0(void) 
    254270{ 
     
    279295{ 
    280296        ar71xx_ddr_flush(AR91XX_DDR_REG_FLUSH_GE1); 
     297} 
     298 
     299static void ar933x_ddr_flush_ge0(void) 
     300{ 
     301        ar71xx_ddr_flush(AR933X_DDR_REG_FLUSH_GE0); 
     302} 
     303 
     304static void ar933x_ddr_flush_ge1(void) 
     305{ 
     306        ar71xx_ddr_flush(AR933X_DDR_REG_FLUSH_GE1); 
    281307} 
    282308 
     
    363389#define AR91XX_PLL_VAL_10       0x00441099 
    364390 
     391#define AR933X_PLL_VAL_1000     0x00110000 
     392#define AR933X_PLL_VAL_100      0x00001099 
     393#define AR933X_PLL_VAL_10       0x00991099 
     394 
    365395static void __init ar71xx_init_eth_pll_data(unsigned int id) 
    366396{ 
     
    407437                pll_1000 = AR91XX_PLL_VAL_1000; 
    408438                break; 
     439 
     440        case AR71XX_SOC_AR9330: 
     441        case AR71XX_SOC_AR9331: 
     442                pll_10 = AR933X_PLL_VAL_10; 
     443                pll_100 = AR933X_PLL_VAL_100; 
     444                pll_1000 = AR933X_PLL_VAL_1000; 
     445                break; 
     446 
    409447        default: 
    410448                BUG(); 
     
    544582                break; 
    545583 
     584        case AR71XX_SOC_AR9330: 
     585        case AR71XX_SOC_AR9331: 
     586                ar71xx_eth0_data.reset_bit = AR933X_RESET_GE0_MAC | 
     587                                             AR933X_RESET_GE0_MDIO; 
     588                ar71xx_eth1_data.reset_bit = AR933X_RESET_GE1_MAC | 
     589                                             AR933X_RESET_GE1_MDIO; 
     590                pdata->ddr_flush = id ? ar933x_ddr_flush_ge1 
     591                                      : ar933x_ddr_flush_ge0; 
     592                pdata->set_pll =  id ? ar933x_set_pll_ge1 
     593                                     : ar933x_set_pll_ge0; 
     594                pdata->has_gbit = 1; 
     595                pdata->is_ar724x = 1; 
     596 
     597                if (!pdata->fifo_cfg1) 
     598                        pdata->fifo_cfg1 = 0x0010ffff; 
     599                if (!pdata->fifo_cfg2) 
     600                        pdata->fifo_cfg2 = 0x015500aa; 
     601                if (!pdata->fifo_cfg3) 
     602                        pdata->fifo_cfg3 = 0x01f00140; 
     603                break; 
     604 
    546605        default: 
    547606                BUG(); 
Note: See TracChangeset for help on using the changeset viewer.