Changeset 31017


Ignore:
Timestamp:
2012-03-19T12:11:20+01:00 (4 years ago)
Author:
juhosg
Message:

ar71xx: add AR934x specific interface speed setup for ge0

Location:
trunk/target/linux/ar71xx
Files:
3 edited

Legend:

Unmodified
Added
Removed
  • trunk/target/linux/ar71xx/files/arch/mips/ath79/dev-eth.c

    r30922 r31017  
    304304static void ar934x_set_speed_ge0(int speed) 
    305305{ 
    306         /* TODO */ 
     306        void __iomem *base; 
     307        u32 val = ath79_get_eth_pll(0, speed); 
     308 
     309        base = ioremap_nocache(AR71XX_PLL_BASE, AR71XX_PLL_SIZE); 
     310        __raw_writel(val, base + AR934X_PLL_ETH_XMII_CONTROL_REG); 
     311        iounmap(base); 
    307312} 
    308313 
     
    433438#define AR933X_PLL_VAL_10       0x00991099 
    434439 
    435 #define AR934X_PLL_VAL_1000     0x00110000 
    436 #define AR934X_PLL_VAL_100      0x00001099 
    437 #define AR934X_PLL_VAL_10       0x00991099 
     440#define AR934X_PLL_VAL_1000     0x16000000 
     441#define AR934X_PLL_VAL_100      0x00000101 
     442#define AR934X_PLL_VAL_10       0x00001616 
    438443 
    439444static void __init ath79_init_eth_pll_data(unsigned int id) 
  • trunk/target/linux/ar71xx/patches-3.2/601-MIPS-ath79-add-more-register-defines.patch

    r29868 r31017  
    6969 #define AR933X_PLL_CLOCK_CTRL_REG      0x08 
    7070  
    71 @@ -285,7 +305,11 @@ 
     71@@ -165,6 +185,7 @@ 
     72 #define AR934X_PLL_CPU_CONFIG_REG              0x00 
     73 #define AR934X_PLL_DDR_CONFIG_REG              0x04 
     74 #define AR934X_PLL_CPU_DDR_CLK_CTRL_REG                0x08 
     75+#define AR934X_PLL_ETH_XMII_CONTROL_REG                0x2c 
     76  
     77 #define AR934X_PLL_CPU_CONFIG_NFRAC_SHIFT      0 
     78 #define AR934X_PLL_CPU_CONFIG_NFRAC_MASK       0x3f 
     79@@ -285,7 +306,11 @@ 
    7280 #define AR913X_RESET_USB_HOST          BIT(5) 
    7381 #define AR913X_RESET_USB_PHY           BIT(4) 
     
    8189 #define AR933X_RESET_USB_PHY           BIT(4) 
    8290 #define AR933X_RESET_USBSUS_OVERRIDE   BIT(3) 
    83 @@ -323,6 +347,8 @@ 
     91@@ -323,6 +348,8 @@ 
    8492 #define AR934X_RESET_MBOX              BIT(1) 
    8593 #define AR934X_RESET_I2S               BIT(0) 
     
    9098  
    9199 #define AR934X_BOOTSTRAP_SW_OPTION8    BIT(23) 
    92 @@ -427,6 +453,14 @@ 
     100@@ -427,6 +454,14 @@ 
    93101 #define AR71XX_GPIO_REG_INT_ENABLE     0x24 
    94102 #define AR71XX_GPIO_REG_FUNC           0x28 
     
    105113 #define AR7240_GPIO_COUNT              18 
    106114 #define AR7241_GPIO_COUNT              20 
    107 @@ -434,4 +468,124 @@ 
     115@@ -434,4 +469,124 @@ 
    108116 #define AR933X_GPIO_COUNT              30 
    109117 #define AR934X_GPIO_COUNT              23 
  • trunk/target/linux/ar71xx/patches-3.3/601-MIPS-ath79-add-more-register-defines.patch

    r30410 r31017  
    6969 #define AR933X_PLL_CLOCK_CTRL_REG      0x08 
    7070  
    71 @@ -285,7 +305,11 @@ 
     71@@ -165,6 +185,7 @@ 
     72 #define AR934X_PLL_CPU_CONFIG_REG              0x00 
     73 #define AR934X_PLL_DDR_CONFIG_REG              0x04 
     74 #define AR934X_PLL_CPU_DDR_CLK_CTRL_REG                0x08 
     75+#define AR934X_PLL_ETH_XMII_CONTROL_REG                0x2c 
     76  
     77 #define AR934X_PLL_CPU_CONFIG_NFRAC_SHIFT      0 
     78 #define AR934X_PLL_CPU_CONFIG_NFRAC_MASK       0x3f 
     79@@ -285,7 +306,11 @@ 
    7280 #define AR913X_RESET_USB_HOST          BIT(5) 
    7381 #define AR913X_RESET_USB_PHY           BIT(4) 
     
    8189 #define AR933X_RESET_USB_PHY           BIT(4) 
    8290 #define AR933X_RESET_USBSUS_OVERRIDE   BIT(3) 
    83 @@ -323,6 +347,8 @@ 
     91@@ -323,6 +348,8 @@ 
    8492 #define AR934X_RESET_MBOX              BIT(1) 
    8593 #define AR934X_RESET_I2S               BIT(0) 
     
    9098  
    9199 #define AR934X_BOOTSTRAP_SW_OPTION8    BIT(23) 
    92 @@ -427,6 +453,14 @@ 
     100@@ -427,6 +454,14 @@ 
    93101 #define AR71XX_GPIO_REG_INT_ENABLE     0x24 
    94102 #define AR71XX_GPIO_REG_FUNC           0x28 
     
    105113 #define AR7240_GPIO_COUNT              18 
    106114 #define AR7241_GPIO_COUNT              20 
    107 @@ -434,4 +468,124 @@ 
     115@@ -434,4 +469,124 @@ 
    108116 #define AR933X_GPIO_COUNT              30 
    109117 #define AR934X_GPIO_COUNT              23 
Note: See TracChangeset for help on using the changeset viewer.