Changeset 33382


Ignore:
Timestamp:
2012-09-12T21:06:38+02:00 (4 years ago)
Author:
juhosg
Message:

ar71xx: define NAND controller base address and register size for AR934X/QCA955x

Location:
trunk/target/linux/ar71xx/patches-3.3
Files:
2 edited

Legend:

Unmodified
Added
Removed
  • trunk/target/linux/ar71xx/patches-3.3/601-MIPS-ath79-add-more-register-defines.patch

    r33360 r33382  
    2121 #define AR71XX_PCI_MEM_BASE    0x10000000 
    2222 #define AR71XX_PCI_MEM_SIZE    0x07000000 
    23 @@ -82,11 +88,15 @@ 
     23@@ -82,17 +88,23 @@ 
    2424  
    2525 #define AR933X_UART_BASE       (AR71XX_APB_BASE + 0x00020000) 
     
    3737 #define AR934X_WMAC_SIZE       0x20000 
    3838 #define AR934X_EHCI_BASE       0x1b000000 
    39 @@ -112,6 +122,8 @@ 
     39 #define AR934X_EHCI_SIZE       0x200 
     40 #define AR934X_SRIF_BASE       (AR71XX_APB_BASE + 0x00116000) 
     41 #define AR934X_SRIF_SIZE       0x1000 
     42+#define AR934X_NFC_BASE                0x1b000200 
     43+#define AR934X_NFC_SIZE                0xb8 
     44  
     45 #define QCA955X_PCI_MEM_BASE0  0x10000000 
     46 #define QCA955X_PCI_MEM_BASE1  0x12000000 
     47@@ -112,6 +124,10 @@ 
    4048 #define QCA955X_EHCI0_BASE     0x1b000000 
    4149 #define QCA955X_EHCI1_BASE     0x1b400000 
     
    4351+#define QCA955X_GMAC_BASE      (AR71XX_APB_BASE + 0x00070000) 
    4452+#define QCA955X_GMAC_SIZE      0x40 
     53+#define QCA955X_NFC_BASE       0x1b000200 
     54+#define QCA955X_NFC_SIZE       0xb8 
    4555  
    4656 /* 
    4757  * DDR_CTRL block 
    48 @@ -167,6 +179,9 @@ 
     58@@ -167,6 +183,9 @@ 
    4959 #define AR71XX_AHB_DIV_SHIFT           20 
    5060 #define AR71XX_AHB_DIV_MASK            0x7 
     
    5666 #define AR724X_PLL_REG_PCIE_CONFIG     0x18 
    5767  
    58 @@ -179,6 +194,8 @@ 
     68@@ -179,6 +198,8 @@ 
    5969 #define AR724X_DDR_DIV_SHIFT           22 
    6070 #define AR724X_DDR_DIV_MASK            0x3 
     
    6575 #define AR913X_PLL_REG_ETH_CONFIG      0x04 
    6676 #define AR913X_PLL_REG_ETH0_INT_CLOCK  0x14 
    67 @@ -191,6 +208,9 @@ 
     77@@ -191,6 +212,9 @@ 
    6878 #define AR913X_AHB_DIV_SHIFT           19 
    6979 #define AR913X_AHB_DIV_MASK            0x1 
     
    7585 #define AR933X_PLL_CLOCK_CTRL_REG      0x08 
    7686  
    77 @@ -212,6 +232,8 @@ 
     87@@ -212,6 +236,8 @@ 
    7888 #define AR934X_PLL_CPU_CONFIG_REG              0x00 
    7989 #define AR934X_PLL_DDR_CONFIG_REG              0x04 
     
    8494 #define AR934X_PLL_CPU_CONFIG_NFRAC_SHIFT      0 
    8595 #define AR934X_PLL_CPU_CONFIG_NFRAC_MASK       0x3f 
    86 @@ -244,6 +266,8 @@ 
     96@@ -244,6 +270,8 @@ 
    8797 #define AR934X_PLL_CPU_DDR_CLK_CTRL_DDRCLK_FROM_DDRPLL BIT(21) 
    8898 #define AR934X_PLL_CPU_DDR_CLK_CTRL_AHBCLK_FROM_DDRPLL BIT(24) 
     
    93103 #define QCA955X_PLL_DDR_CONFIG_REG             0x04 
    94104 #define QCA955X_PLL_CLK_CTRL_REG               0x08 
    95 @@ -370,16 +394,50 @@ 
     105@@ -370,16 +398,50 @@ 
    96106 #define AR913X_RESET_USB_HOST          BIT(5) 
    97107 #define AR913X_RESET_USB_PHY           BIT(4) 
     
    144154  
    145155 #define AR934X_BOOTSTRAP_SW_OPTION8    BIT(23) 
    146 @@ -520,6 +578,14 @@ 
     156@@ -520,6 +582,14 @@ 
    147157 #define AR71XX_GPIO_REG_INT_ENABLE     0x24 
    148158 #define AR71XX_GPIO_REG_FUNC           0x28 
     
    159169 #define AR724X_GPIO_COUNT              18 
    160170 #define AR913X_GPIO_COUNT              22 
    161 @@ -548,4 +614,133 @@ 
     171@@ -548,4 +618,133 @@ 
    162172 #define AR934X_SRIF_DPLL2_OUTDIV_SHIFT 13 
    163173 #define AR934X_SRIF_DPLL2_OUTDIV_MASK  0x7 
  • trunk/target/linux/ar71xx/patches-3.3/620-MIPS-ath79-OTP-support.patch

    r33335 r33382  
    150150--- a/arch/mips/include/asm/mach-ath79/ar71xx_regs.h 
    151151+++ b/arch/mips/include/asm/mach-ath79/ar71xx_regs.h 
    152 @@ -125,6 +125,14 @@ 
    153  #define QCA955X_GMAC_BASE      (AR71XX_APB_BASE + 0x00070000) 
    154  #define QCA955X_GMAC_SIZE      0x40 
     152@@ -129,6 +129,14 @@ 
     153 #define QCA955X_NFC_BASE       0x1b000200 
     154 #define QCA955X_NFC_SIZE       0xb8 
    155155  
    156156+#define AR9300_OTP_BASE                0x14000 
Note: See TracChangeset for help on using the changeset viewer.